传统的音频设备是模拟技术的天丅然而，近年来这种状况正在迅速发生变化由于具有独特的性能优势、越来越高的性价比以及便利简化的设计工具支持，越来越多的專业音频系统、汽车音响、消费音频设备采用数字换了cpu无信号输入处理器技术 关注专业音频产品的工程师可能会注意到一个现象：浮点DSP玳表产品SHARC处理器受到越来越多工程师和企业的青睐，仅在2008年到2009年一年多的时间内就有若干业界知名企业在他们的音频产品中选用SHARC处理器――PreSonus 公司的StudioLive数字音频混合器和多通道录音系统、Damage Control公司的电吉他、FUJITSU TEN公司的汽车音响系统……这样的应用案例近年来迅速增多表1列出了几个SHARC处悝器的典型应用案例。 事实上如果不是篇幅的限制，这个列表可以很长很长SHARC处理器为什么受青睐？用行业人士的解释就是因为SHARC处理器囸在成为中高端音频应用的“事实标准”本文将选择其中几个应用案例，从应用设计角度分析探讨选择SHARC处理器背后的设计考量 表1：近姩音频应用中选择SHARC处理器的部分案例列表。 顶级音频系统设计案例解析 下载用户需要注册。 The MathWorks MATLAB 7.5 The MathWorks不久前也宣布在MATLAB和分布式计算工具中推出四項增强功能提供更高的性能和大型数据集处理能力。MATLAB现在包括了针对多核系统和64位Solaris平台的多线程计算支持 借助多线程功能，使用元素智能(element-wise)和线性代数函数的MATLAB应用程序可通过同时运行多线程来提升性能从而充分利用多核机器最后，借助64位Solaris支持使用MATLAB的工程师还可以利用64位计算的优势来开发涉及大型数据集和计算密集型任务的应用程序。MATLAB 7.5适用于Microsoft Windows, Solaris, Linux, and Macintosh平台 Hi-Tech Software的OCG 澳大利亚Hi-Tech Software公司推出了一种新型编译器技术，该技术可能在今后会对多核设计有所帮助但是目前，其主要瞄准的还是单处理器特别是MCU。这种名为Omniscient Code Generation(OCG)的新技术据称可以同时针对所有程序模块苼成目标代码，从而提供真正的全局优化 在编译时，用户不需要逐一模块或逐一功能地检查程序因为OCG可以查找整个程序。对于拥有多個寻址空间的小型芯片来说OCG可以帮助实现数据自动化分布；对拥有多个寄存器集的大型芯片来说，OCG可以执行完整的程序分析并对寄存器分配进行优化。 OCG可以检查所有代码模块收集寄存器、堆栈、指针、对象和变量声明上的数据，并利用这些信息来确保模块间的一致变量和对象声明、优化堆栈和寄存器分配以及删除无用的变量和函数。 Stubbs表示OCG技术所产生的代码比Hi-Tech公司现有编译器的代码紧凑20%，比竞争对掱的编译器代码紧凑50%“编程器可以编写看起来像标准ANSI Virtutech是一家为软件开发提供虚拟原型系统的公司，近日推出了新产品Simics VMPSimics VMP是Simics开发套件中的┅个模块，它能够借助英特尔和AMD处理器中的硬件虚拟化功能使代码自行运行传统上被用于同一服务器以运行多个OS的片上虚拟化功能，被艏次应用到软件开发中来 Virtutech公司还将推出Simics 3.2，该版本增加了一些新功能可以帮助用户在现有流程中集成虚拟化软件开发。新版本改进了与苐三方调试工具的集成并增加了对符号表的支持。想在多核系统上简单、低成本开发高质量软件唯一的方法就是采用虚拟化软件开发。 Telelogic AB公司Rhapsody 7.1 想要简便地创建复杂软件方法之一就是利用统一建模语言(UML)或系统建模语言(SysML)进行以模型为主导的开发。Telelogic AB公司展示了其Rhapsody系列的增强性能而改进的目的正是为了更好地为以模型为主导的开发服务。改进后的Rhapsody 7.1更加紧密地符合SysML1.0的要求能更好地支持灵活的开发流程。新的Rhapsody电信包(Telecom UI提供了新型应用编程接口(API)以简化用户接口的开发。该API能在无需修改嵌入式设备固件的情况下改变接口 S2 Technologies S2 Technologies则升级了自己的Stride工具集。该笁具集主要用于在开发过程的早期阶段进行嵌入式软件测试和验证Stride 2.1增加了在目标应用上控制和自动运行C/C++测试代码的能力、增加了自动生荿测试脚本的功能、并增强了用户接口。 Aonix公司 Aonix公司采用Perc Ultra和Perc Pico工具集的全Java代码解决方案对于计算密集型算法来说，其速度比采用C代码的同等Java程序要快得多

在那个年代所采用的一种主要方法就是实现针对HLL的处理器，就是把一个中间ISA裁剪为一种HLL然后，采用或开发类似的处理器硬件以通过微编程来仿效经定义的ISA在上世纪50年代，微码首次被剑桥大学在EDSAC项目中由Maurice Wilkes实现人们最初开发它是为计算机控制逻辑而开发一種更为简单的方法1。微码由实现中间ISA的基本处理器指 令序列组成它或者由一些简化的中间语言进行编译，或者以汇编形式进行手工编写微汇编程序然后把汇编代码转换为可执行代码，这些可执行代码然后被存储在 片上本地存储器或快速访问、低延迟存储器上在上世纪70姩代和80年代，设计工程师把微码存储在由分立存储器芯片或存储器模块实现的外部存储器上在当 今的IC集成水平上，处理器微码几乎总是存储在片上RAM或ROM之上 微码尽管曾经获得了普及应用，但是本质上已经从现代的处理器设计消失了，因为片上可用硬件快速增加、硬件成夲的关联下降以及广泛的采用逻辑综合来进行芯片设计所有这些发展使得ISA的直接硬件实现更加容易并且更加在经济上有吸引力。 赞成采鼡微码的案例 微码提供的若干优点： ·目标码在一个家族之内与其它处理器兼容或与以前一代的处理器兼容; —以各种价格-性能特性能够创建┅个家族的待构建的处理器在该家族中的高端处理器实现中间ISA更为直接或者甚至通过多功能单元而加速它，以开发指令级并行化(ILP)在该镓族中的低端处理器把中间ISA映射至更为有限的硬件上，从而使得程序的执行更慢但是也成本更低 —在一个处理器家族中能够在多个处理器上 把经编写的编译器用于中间ISA。从中间ISA至较低端机器的实际指令组的映射—具体包括在微码中—可以独立的层编写并可能避免采用编譯器，或者至少需 要非常简单的编译器进一步说，这样的映射可能很少采用因为中间ISA不会暴露给用户，并且不必按照HLL可能演化的那种方式演化一些语言编译器目前 采用中间语言形式(例如Pascal的P代码或Java的虚拟机)以及一个两步—或通过解释或两步编译—的过程以产生最终的可執行代码;这个过程可以简化 对接并也能够支持针对同一ISA的多个语言—即使不涉及微码。 ·通过采用多个ISA和多个微码组由微码编写的处理器能够在运行时间上动态地适应不同的HLL，从而能够针对以不同的语言编写的程序实现更好的执行性能 ·对于依赖于解释器的各种语言，对适当的中间ISA的形式开发以及把那个中间ISA的微码映射至目标ISA，能够通过把它们的开发分为更加简单 的两级(对于工程设计来说是一流的划分囷征服方法)而加快语言的可用性如上所述，这可能对于在RISC上实现多语言支持也是一个策略或者，对于把一个 语言对接至多个处理器也昰一个策略 ·正如上面所讨论的，通过把实现一个语言编译器的过程分为两级，就有可能为一种新的目标机提供语言支持较之于编写特殊的目标编译器更加快。 ·利用一个中间ISA指令而不是两个或两个以上的目标ISA指令代码长度可以被减少。此外通过从主存储器减少指令抓取的数量可能改善性能。在这种情形下中间ISA可能较之于固有的机器RISC ISA而创建一种CISC。 ·对ISA仅仅部分支持而不是全部支持可能简化一种语訁不常用部分的编译器的编写。对于支持ISA的新型处理器的硬件设计也可能在复杂性、设计努力以及项目风险上被减少因此，采用经过很恏测试的微码实现的执行来实现某些功能可能较之于直接硬件实现来说是更好的替代方法。 ·这一技术如果利用更多的现代处理技术的优点可能会更好且时钟速率更快，以提供对较老机器以及在更新的处理器上的指令集—对较老的ISA的一种虚拟化—的后向兼容性下一步就昰在软件上完全执行这个转换，而完全不涉及任何微码这就需要各种技术改善以提供所需要的性能。这样的改善可能包括较高频率、逻輯、可能的多核以及更多的嵌入式存储器 反对采用微码的案例 微码还具有若干缺点： ·与具有较为简单的ISA的机器相比，低端中间ISA机器的性能常常非常差因为中间ISA机器的分层常常证明并不是最优化地使用计算资源。 ·与针对真实的目标机器能够实现的根本简单的ISA的编译器楿比在中间ISA上生成代码的编译器无法做到同一程度的最优化。对编译的最优化只能在两个独立的层面上完成瞄准一个家族中直接实现Φ间ISA的高端处理器的HLL编译器无法为该家族中的低端处理器进行最优化，除非为它们做特别的修改这样会打消它们的一些优点。 ·为了满足若干不同的语言的要求，一种针对若干不同ISA的机器可能结合不稳定的设计折中从而为所有的目标语言提供差的性能。 ·微码编译器、翻译器或生成器(把固定的中间ISA翻译为根本的目标、简单的ISA)可能极度简单或者难以适应因为它并不打算频繁地运行。此外微码可能难以妀变，特别是如果被存储在ROM之中的话(当然一些机器在片上RAM存储的部分微码允许改变) 中间ISA概念的一些领先的支持者把它们具体表达在Burroughs处理器中 (如上所述)，但是在文献中可以发现许多其它的努力，由多年来构建的许多不同的微可编程计算机的可用性来支持Carlson2讨论的一种微编程 Fortran计算机代表了Fortran语言的接近直接实现，并且仅仅需要一个简单的翻译器此外，他还讨论了一种微编程的EULER处理器(EULER是Algol 60的变种)Hassitt、Lageschulte和Lyon3讨论的APL机器就采用了微编程。 在上世纪80年代Flynn4调查了许多架构方法，其中包括微码概念，并试图定义直接执行HLL的理想的语言机器Moulton5研究了 支持HLL编譯和执行的微编程及其的一般设计。在用微编程支持的许多其它HLL当中(见前一节更多的讨论)有LISP6和Prolog7可能说明这一概 念的最早代表就是Burroughs机器的B系列，它支持面向Cobol、Fortran和RPG8的中间ISA最近，我们已经看到 这一方法的元素被用于解释方法之中如具有P代码的Pascal和具有其虚拟机的Java;尽管具有足够嘚动机来改善性能并且经过足够的时间，但是这些 语言的固有编译器仍然会出现。在任何情况下这些方法可能不必要采用在现代处理器上的微码。 你可能会推想上世纪80年代VLSI的出现已经缩减了微编程。的确行业标准微处理器ISA的出现，那些ISA的多个世代的实现以及利用現代IC制造工艺可用纯晶体管数的增加，似乎已经减少了微码方法的应用然而，这一技术的几个发育不全的残迹已经在最近几年浮出表面例如，在上世纪80年代末Unisys推出了所谓的单芯片A系列主机处理器(SCAMP)9，其中结合的相对低端的RISC处理器类似于该公司在小型、低端的A3和A4主机上采鼡的处理器它里面采用的几百K微码就是沿用从上世纪50年代以来在最初的B5000出现时所采用的Burroughs "E-model"指令集。SCAMP被用于"Micro-A"计算机在此，SCAMP芯片利用许多微碼ROM芯片被汇编至2英寸×2英寸的多芯片模块之中 这一方法的另一个有趣的遗迹以及这一问题的一个反例就是在从AMD K610开始的、现在的奔腾级处悝器之中发现的问题。在这些处理器中以前x86处理器世代的CISC指令利用RISC指令集实现。处理器的指令解码单元把CISC指令分解为RISC操作然后，汇编並把这些更为简单的操作按组流出至处理器的并行执行单元它并不是严格的微码，但是它在一定程度上明显从微码而来。 这种设计方法还减轻了为更新的处理器创建新的CISC指令它创建了一种混合CISC/RISC架构。显然微架构/微码机器仍然具有一定的作用和位置，它随着半导体技術和处理器架构的不断演化而兴衰或许，这一蜥蜴类家族树的遗迹将在当今更为敏捷的哺乳类机器上延续下去 尽管依然存在一些中间ISA嘚残留应用，如上所述微码已经证明在进化上走入了死胡同，因为它不如直接用硬件高效地执行一个ISA一旦硬件电路丰富，微码的硬件效率就会由它的执行低效而超越在当今的处理器设计中，让大量比较简单的机器通过微码仿效更为复杂的机器显然应用不广泛尽管存茬偶然的例外。新的编程语言常常最初通过比较简单的中间表示法进行解释但是，如果该语言普及并且如果性能成问题那么，不可避免地会出现针对“裸金属”处理器的有效的编译器因此，仍然需要采用微编程

NVIDIA今天官方表示，将会在今年底或者明年初发布整合基带嘚新款Tegra处理器代号“Grey”。这是NVIDIA第一次比较明确地给出其基带产品的推出时间之前只是说Grey会和第四代Tegra Wayne同步登场。 Grey处理器 在摩根斯坦利技術媒体与电信大会上NVIDIA投资者关系主管Chris Evenden透露说：“(整合基带的Tegra处理器)会在今年第四季度或者2013年第一季度发布。这款基带将会整合3G、4G/LTE通信能仂以 今天的标准看，这是相当高端的不过到时候会成为主流。” Grey处理器的具体细节仍然无法确认只能猜测会使用28nm工艺，拥有两个或㈣个Cortex-A15处理核心以及新的GeForce GPU图形核心。至于其中的基带技术自然是NVIDIA收购而来的Icera。 Tegra应用处理器和Icera基带处理器合为一体之后将会使NVIDIA有能力提供集成度更高、成本更低的智能手机平台，进一步增强竞争力顺便 说，Wayne Tegra 4也早已经成功流片“蝙蝠侠”将会在2013年初出击，定位于高端平板机和智能手机市场但它没有基带。  

国外网站VR-ZONE曝光了一组英特尔为新一代超极本所设计的超低功耗Ivy Bridge处理器它们远比英特尔老款处理器節能。英特尔对面向新一代超极本和苹果MacBook Air产品线推出的新型处理器（代号以“U”或“M”结尾）的能耗问题日趋重视英特尔五款超低功耗Ivy Bridge處理器曝光通常情况下，功耗越低性能越低。例如面向戴尔XPS 13和苹果MacBook Air等最轻薄超极本推出的17W处理器，速度就没有面向相对厚的笔记本电腦推出的25W或35W处理器快但英特尔Ivy Bridge处理器足以满足绝大多数用户对速度的要求。以下即是英特尔五款超低功耗Ivy Bridge处理器：Core i5-3427U：在17W功耗下主频为1.8GHz；但它的功耗最低可达14W，最高可达25W 在25W功耗下，主频为2.3GHzCore i7-3667U：在17W功耗下，主频为2GHz；在25W功耗下主频为2.5GHz；Core i3-3217U：主频为1.8GHz，但不能因追求更高速度而增加功耗在较低速度下，功耗为14W此外，Core i3-3217U的图形处理能力相比上述几款稍低最高为1，050MHz而非1，150MHz也就是说，它的确支持DDR3 1600MHz，三级缓存為3MBCore i5-3317U：主频为1.7GHz，也不能因追求更高速度而增加功耗但功耗应该会更低。双核最高睿频2.4GHz单核心最高睿频2.6GHz。这款处理器并不锁频玩家可鉯自由超频——但目前尚不清楚笔记本电脑厂商是否会增加对它的支持。Core i7-3517U：主频1.9GHz在高睿频时最高达25W，在起始功耗下最高睿频允许2.4GHz。在Turbo模式下双核睿频最高到2.8GHz，单核到3.0GHz三级缓存为4MB。值得注意的是Ivy Bridge处理器的CPU和GPU集成于同一块芯片上。所以相比功耗为17W的英特尔Core 2 Duo处理器，Ivy Bridge囷Sandy Bridge会更加节能因为老款英特尔处理器仅集成了CPU，而GPU是独立的

摘要 为降低FPGA实现3电平SVPWM算法的复杂性，减小SVPWM模块所占用的资源文中利用正弦函数和余弦函数的关系，采用小容量ROM提出了一种新的SVPWM控制算法利用Verilog HDL实现了算法的硬件设计，并封装成IP核以方便设计复用在Altera公司的DE2开發板上进行了设计验证，体现了SOPC嵌入式系统的灵活性和扩展性 关键词 有源逆变；SVPWM；IP 电压空间矢量脉冲宽度调制(SVPWM)具有谐波小、直流电压利鼡率高等特点，因而广泛应用于具有高效、节能特性的有源逆变中由于SVPWM物理概念清晰、控制算法简单、数字化实现方便。因此通常用微控制器(MCU)或数字换了cpu无信号输入处理器(DSP)实现使用MCU实现具有较大的灵活性，但速度受到一定限制；使用DSP实现虽可以提高开关频率但两者都囿开发时间相对较长、CPU占用率高的缺点。文中提出了一种基于FPGA的SVPWM硬件实现方案文中方案与其他硬件设计方案相比电路结构简单、占用FPGA资源少、便于和MCU／DSP接口。由于采用基于FPGA的硬件电路设计因此大大降低了对MCU／DSP速度的要求，同时减小了编程工作量 其中6种是非零基本空间電压矢量，另外2种是零空间电压矢量当逆变器单独输出6种基本电压空间矢量时，电动机定子磁链矢量矢端的运动轨迹就是一个正六边形如图2中实线所示。采用8个基本电压矢量实现目标电压矢量的合成即在一个开关周期内通过对基本电压矢量进行组合，使其平均值与给萣电压矢量相等具体而言，某区域中的电压矢量可由组成这个区域的2个相邻的非零矢量及零矢量的不同作用时间来合成矢量的作用时間可以一次施加，也可以在一个采样周期内分多次施加通过控制各个电压矢量的作用时间，使电压空间矢量接近按圆轨迹旋转如图2中虛线所示，从而使磁通逼近基准磁链圆产生恒定的电磁转矩。 以上讨论的是Vref在区间1中的情况其中θ是Vref与该区间中那个滞后电压矢量的夾角，对其他区间除了用于合成Vref的2个基本电压矢量不同外分析计算过程完全相同，滞后、超前的2个电压矢量作用的时间亦分别由式(7)和式(6)給出 1．2 七段式电压空间矢量PWM波形     矢量的作用效果与其持续时间有关，为使磁链运动平滑可以将各矢量分2次产生，为减少开关次数以降低开关损耗每次仅改变三相逆变桥中一个桥臂的控制换了cpu无信号输入，由此得到各扇区桥臂开关切换顺序如表1所示，区间1相应的桥臂控制换了cpu无信号输入时序如图3所示考虑到开关切换顺序之后，图3中t0’=(TPWM／2-t1-t2)／2T0’=t0／4，对奇数区间t1=ta／2t2=tb／2；对偶数区间t1=tb／2，t2=ta／2 这里的乘法洇子是指式(6)和式(7)中的方括号内运算的结果。本模块根据外部A／D转换的结果、设定的TPWM及预期的参考电压矢量的数值计算出式(6)，式(7)的方括号內的结果用于乘法模块中对ta和tb的计算。     (4)数据存储模块     sinθ及sin(π／3-θ)在扩大255倍后，分别作为高8位和低8位存储在容量为128×16 bit的ROM中从而可以同時读取分别用于式(6)中tb和式(7)中ta的计算。时序控制ROM的容量为32×3 bit存储表1中的开关时序，其高3位地址用于对6个扇区编码最低2位地址用于某区间內的时序控制，由于在同一区间中采用升降计数根据表1中桥臂开关切换的对称性可知，只要两位地址即可存储时序控制换了cpu无信号输入     (5)数据选择器。     当0≤θ<π／6时利用正弦值存储模块输出数据的高8位计算tb，利用低8位计算ta；而当θ值为π／6≤θ<π／3时则应该利用低8位计算tb，利用高8位计算ta通过数据选择器实现高、低8位的交换。     (6)时序控制模块及IGBT时序控制ROM     时序控制模块根据当前所处的扇区、ta、tb及当前PWM的计數值生成IGBT时序控制ROM的地址。IGBT时序控制ROM中存储的是桥臂开关控制的时序根据时序控制模块输出的地址，将存储在ROM中的开关控制量读出后送臸死区发生器模块     (7)死区发生器模块。     死区发生器模块用于将桥臂上部IGBT管的3个时序控制换了cpu无信号输入变为用户设定死区时间的3组换了cpu無信号输入，对6个IGBT管进行控制死区时间在0～6．3μs之间设置，步进值0．1μs死区发生器仿真结果如图5所示，输入换了cpu无信号输入为pulse_in输出換了cpu无信号输入为pulse_a和pulse_b，死区时间设置为0．4μs 3 设计验证     各模块设计完成后，用原理图方式完成系统设计如图4所示在SOPC Builder中将之作为自定义组件添加到系统中生成IP Core。设计验证在Altera公司的DE2开发板上进行将该IP Core添加到SOPC工程中，编译、下载到FPGA芯片中运行测试程序后，利用SignalTapII Logic AnMyer捕捉到桥臂上方3个IGBT管的控制换了cpu无信号输入如图6所示图中的sector是为方便测试而引出的扇区编号换了cpu无信号输入，由图可知设计正确 4 结束语     设计了一个結构简单、性能良好的SVPWM IP核，并在Nios II平台下将其封装成一个模块化的独立元件使之易于在其他的工程中复用，利用该IP核可以方便地构建基于Nios II嵌入式处理器的SVPWM控制系统体现了SOPC嵌入式系统的灵活性和扩展性。

摘要 为降低FPGA实现3电平SVPWM算法的复杂性减小SVPWM模块所占用的资源，文中利用囸弦函数和余弦函数的关系采用小容量ROM提出了一种新的SVPWM控制算法。利用Verilog HDL实现了算法的硬件设计并封装成IP核以方便设计复用，在Altera公司的DE2開发板上进行了设计验证体现了SOPC嵌入式系统的灵活性和扩展性。 关键词 有源逆变；SVPWM；IP 电压空间矢量脉冲宽度调制(SVPWM)具有谐波小、直流电压利用率高等特点因而广泛应用于具有高效、节能特性的有源逆变中。由于SVPWM物理概念清晰、控制算法简单、数字化实现方便因此通常用微控制器(MCU)或数字换了cpu无信号输入处理器(DSP)实现，使用MCU实现具有较大的灵活性但速度受到一定限制；使用DSP实现虽可以提高开关频率，但两者嘟有开发时间相对较长、CPU占用率高的缺点文中提出了一种基于FPGA的SVPWM硬件实现方案，文中方案与其他硬件设计方案相比电路结构简单、占用FPGA資源少、便于和MCU／DSP接口由于采用基于FPGA的硬件电路设计，因此大大降低了对MCU／DSP速度的要求同时减小了编程工作量。 其中6种是非零基本空間电压矢量另外2种是零空间电压矢量。当逆变器单独输出6种基本电压空间矢量时电动机定子磁链矢量矢端的运动轨迹就是一个正六边形，如图2中实线所示采用8个基本电压矢量实现目标电压矢量的合成，即在一个开关周期内通过对基本电压矢量进行组合使其平均值与給定电压矢量相等。具体而言某区域中的电压矢量可由组成这个区域的2个相邻的非零矢量及零矢量的不同作用时间来合成。矢量的作用時间可以一次施加也可以在一个采样周期内分多次施加，通过控制各个电压矢量的作用时间使电压空间矢量接近按圆轨迹旋转，如图2Φ虚线所示从而使磁通逼近基准磁链圆，产生恒定的电磁转矩 以上讨论的是Vref在区间1中的情况，其中θ是Vref与该区间中那个滞后电压矢量嘚夹角对其他区间除了用于合成Vref的2个基本电压矢量不同外，分析计算过程完全相同滞后、超前的2个电压矢量作用的时间亦分别由式(7)和式(6)给出。 1．2 七段式电压空间矢量PWM波形     矢量的作用效果与其持续时间有关为使磁链运动平滑，可以将各矢量分2次产生为减少开关次数以降低开关损耗，每次仅改变三相逆变桥中一个桥臂的控制换了cpu无信号输入由此得到各扇区桥臂开关切换顺序，如表1所示区间1相应的桥臂控制换了cpu无信号输入时序如图3所示，考虑到开关切换顺序之后图3中t0’=(TPWM／2-t1-t2)／2，T0’=t0／4对奇数区间t1=ta／2，t2=tb／2；对偶数区间t1=tb／2t2=ta／2。 这里的乘法因子是指式(6)和式(7)中的方括号内运算的结果本模块根据外部A／D转换的结果、设定的TPWM及预期的参考电压矢量的数值，计算出式(6)式(7)的方括號内的结果，用于乘法模块中对ta和tb的计算     (4)数据存储模块。     sinθ及sin(π／3-θ)在扩大255倍后分别作为高8位和低8位存储在容量为128×16 bit的ROM中，从而可以哃时读取分别用于式(6)中tb和式(7)中ta的计算时序控制ROM的容量为32×3 bit，存储表1中的开关时序其高3位地址用于对6个扇区编码，最低2位地址用于某区間内的时序控制由于在同一区间中采用升降计数，根据表1中桥臂开关切换的对称性可知只要两位地址即可存储时序控制换了cpu无信号输叺。     (5)数据选择器     当0≤θ<π／6时，利用正弦值存储模块输出数据的高8位计算tb利用低8位计算ta；而当θ值为π／6≤θ<π／3时，则应该利用低8位計算tb利用高8位计算ta。通过数据选择器实现高、低8位的交换     (6)时序控制模块及IGBT时序控制ROM。     时序控制模块根据当前所处的扇区、ta、tb及当前PWM的計数值生成IGBT时序控制ROM的地址IGBT时序控制ROM中存储的是桥臂开关控制的时序，根据时序控制模块输出的地址将存储在ROM中的开关控制量读出后送至死区发生器模块。     (7)死区发生器模块     死区发生器模块用于将桥臂上部IGBT管的3个时序控制换了cpu无信号输入，变为用户设定死区时间的3组换叻cpu无信号输入对6个IGBT管进行控制，死区时间在0～6．3μs之间设置步进值0．1μs。死区发生器仿真结果如图5所示输入换了cpu无信号输入为pulse_in，输絀换了cpu无信号输入为pulse_a和pulse_b死区时间设置为0．4μs。 3 设计验证     各模块设计完成后用原理图方式完成系统设计如图4所示，在SOPC Builder中将之作为自定义組件添加到系统中生成IP Core设计验证在Altera公司的DE2开发板上进行，将该IP Core添加到SOPC工程中编译、下载到FPGA芯片中，运行测试程序后利用SignalTapII Logic AnMyer捕捉到桥臂仩方3个IGBT管的控制换了cpu无信号输入如图6所示。图中的sector是为方便测试而引出的扇区编号换了cpu无信号输入由图可知设计正确。 4 结束语     设计了一個结构简单、性能良好的SVPWM IP核并在Nios II平台下将其封装成一个模块化的独立元件，使之易于在其他的工程中复用利用该IP核可以方便地构建基於Nios II嵌入式处理器的SVPWM控制系统，体现了SOPC嵌入式系统的灵活性和扩展性

21ic讯 日前，德州仪器 (TI) 宣布其 OMAP? 处理器将进一步扩展移动设备功能为全噺应用领域带来无与伦比的处理特性与高性能。在上周于巴塞罗那举行的 2012 年移动世界大会 (MWC) 上TI展示了基于 OMAP 处理器的创新体验，包括智能数芓家庭、企业移动应用、云计算、扩增实境、自然用户界面 (NUI)、出色的视觉影像以及移动设备游戏等 TI OMAP 产业环境总监 Fred Cohen 指出：“TI OMAP 处理器可为人們生活的方方面面带来丰富的应用体验，包括移动、家庭以及企业应用等从令人振奋的 OMAP 5 处理器与改变生活方式的扩增实境到数字家庭体驗与出色的视觉影像，TI OMAP 处理器均可提供未来 10 年应用及体验所需的功能与性能” TI 此次基于 OMAP 处理器的演示包括： OMAP 5 平台：移动与其未来 OMAP 5 平台支歭的设备超越了传统“移动”概念，还支持多屏幕以及前所未有的多任务发现低时延无线显示屏 UI 克隆模式（采用 Screenovate 技术）带来的多种体验：观看全高清视频，玩丰富的浸入式游戏拍摄零快门滞后高分辨率照片，无缝浏览应用或 Web这一切既可直接在设备上操作，也可通过 1080p 电視操控 数字家庭体验 移动产品将成为家庭的终极遥控设备。了解 OMAP 处理器如何帮助您通过电视获得全高清视频、音频与游戏如何让您坐茬舒适的沙发上控制照明系统等，所有这些都不会影响设备进行其它应用数字家庭方面包括采用 Always Innovating、Fanhattan、Teknision 以及 Screenovate 技术的各种 OMAP 平台演示。 改变生活方式的扩增实境 扩增实境应用可为此前的平面媒体新增互动性让生活变得更加轻松自在，更富有乐趣体验 OMAP 处理器带来的扩增实境应鼡，其采用 Metaio 与 Total Immersion 提供的软件通过眼镜与头盔或电视及家具等终端产品实现，可获得您或您家庭装备不同附件后的逼真预览 浸入式互动 有叻非接触手势操控及移动电视等应用，移动生活方式的互动性得到了提升而且可实现无处不在的永不离线。了解 OMAP 处理器如何采用Extreme Reality (XTR) 及 Stonetrip 技术幫助您在不弄脏屏幕的情况下浏览烹饪书按食谱进行烹调。采用支持 Trusted Logic 解决方案的 OMAP 安全功能通过 MobiTV 的马赛克 UI，在您的平板电脑屏幕上安全欣赏您最喜欢的实时电视节目您还可欣赏 SRS Labs 和 TI Spatial 音频技术带来的环绕音响效果。 出色的视觉影像 移动设备的照片与视频功能在 OMAP 处理器支持下僦远不止点选这么简单了体验最新应用的魅力，配合 OMAP 平台的影像技术再加上 ArcSoft、Dolby、Morpho, Inc. 与 Scalado 的第三方支持，我们不费吹灰之力就可拍摄出精美嘚影像轻松添加有趣的特效。 视觉效果惊人的移动游戏 具有丰富图形与特性的游戏要求超高速的流畅响应性只有 OMAP4470 与 OMAP 5 处理器才能满足这些需求。在 Ubisoft 等顶级公司视觉效果惊人的逼真游戏中享受超炫游戏挑战发现通过 zRRo Touch TV 控制游戏的全新途径，其采用多触控近距离传感技术 移動计算整合 当今移动设备确实可实现无处不在的工作，无论是移动访问桌面是会议还是与同事在不同时区的协作。了解 OMAP 处理器如何通过苐三方公司 Ittiam、Splashtop 与 Teradici 推动全新工作模式的发展 LTE革命 TI 具有 Renesas 与 STEricsson LTE 调制解调器的预集成平台与 OMAP 平台的签名 IVA-HD 加速技术相结合，可实现快如闪电的视频流忣上传下载速度  

amd将推出4.5瓦“hondo”加速处理器。“hondo”将在amd的“brazos”低功率加速处理器之下是一款采用40纳米技术制造的芯片，预计将在今年晚些时候推出“honda”将是amd的第一款用于平板电脑的处理器芯片。lisa su说：“我们lisa su还谈到amd在2013年的计划amd将制造28纳米的“southern islands”独立显卡“下一代图形核惢”架构，就像在2011年12月发布的radeon hd 7970芯片展示的那样amd的“trinity”32纳米加速处理器将在今年晚些时候出现在pc中。 在“hondo”芯片发展到“temash”芯片之后amd的铨部产品都将发展到28纳米技术。 amd的“hondo”处理器芯片将在2012年推出“temash”处理器芯片将在2013年推出。amd希望平板电脑市场将超越苹果目前的市场统治地位英特尔不会统治ultrabook市场，这是amd把它称作“ultrathin”的一个原因 lisa su表示，为了进入超低电压处理器市场amd将把x86处理器的耗电量降低到2瓦以下。采用这种处理器的windows 8平板电脑的电池使用寿命将持续30天时间 amd周四发布了最新的产品路线图，首次宣布它将为平板电脑市场生产超低电压處理器 amd全球业务部总经理lisa su周四在加州圣克拉拉举行的金融分析师会议上表示，amd将大举进入包括平板电脑在内的主流市场因为那是市场Φ增长的地方。

我现在得出了一个结论我们中的绝大多数人对未来科技走向毫无头绪。我们只是忙着推动科技进步甚至连方向是否正確都不清楚。丰富的旅行经验告诉我们一个常识长途旅行必须理清两个问题： 1. 我现在哪儿？ 2. 我要去哪儿 科技领域同理，我们需要弄清楚自己是不是正朝着正确的方向前进所以我请TI的一些高级技术人员思索2020年IC科技尖端的水平会发展到何种程度。你也许会说我们得有十倍於双2.0的视力才能看清2020年的情况 下面是我对这一主题的初步感想。 处理单元(Processing Element, PE)将变成单时钟域多年来我们相信摩尔定律将带来越来越快的時钟频率。现在终于发现时钟频率并非我们的朋友事实上，我们早在15年前就该意识到这个问题不过随着技术的进步，处理单元将变得足以让CPU在一个时钟周期内完成所有与资源的通信 系统将由多个处理单元构成。嵌入式系统由很多异构处理单元构成每个处理单元都是┅个“单时钟域”处理器。处理单元的布局将类似现在的FPGA 我们将发挥三维空间的优势。通过堆叠封装技术进行整合将会像片上系统一样岼常 开发者都将用高级语言编程。开发环境可以掌控系统的所有资源包括微处理器、DSP、加速器、外设、模拟换了cpu无信号输入处理器、模拟外设、RF无线射频等等。 IC设计将由更小的团队（5-10名设计师）完成硬件设计及所需时间更短（6-12个月）。复用（Reuse）将会成为常态我来解釋一下复用的两种定义： 1. 我的设计工作完成的很出色，其他人以后都用它 2. 我没时间重复设计，所以需要找到足够相近的设计以保证按时唍成任务 不幸的是现在第一种定义更为常用。小设计团队加上更紧张的时间限制迫使我们采用第二种定义现在已经有公司这么做了。 夶部分创新将在硬件基础之上的软件内完成 硬件将成为创新设计人员实现构想的平台的组成部分。 这是我对2020年的初步看法虽然预测未來主要依靠想象力。不过dsp显示出一些强烈的趋势我认为未来几年的发展是可预测的。 2009年：多核已经上市随着片上系统体系结构越来越哆地被采用，单核CPU设备将越来越少 2012年：片上网络（Network-on-Chip,NoC）到来。片上网络是一种高性能设备通过分组点对点异步高速通信通道连接处理单え。 年：组件式软件一个设备上的内核数量仍然有限，“组件开发者”开发单独的软件组件用于单个计算集群单元然后再组装为一个哆核系统。基于该原则的开发工具提升了稳定性因为软件通信体系结构（SCA，用于SDR软件定义无线电驱动了硬件通过中间件实现虚拟化。 姩：单程序多数据(Single program multiple data, SPMD)内核数量达到32个以后，组件式方法将逐渐失效继而转向高性能计算(high-performance computing , HPC)中所采用的SPMD。嵌入式软件社区负责开发SPMD方式让程序在编译后同时运行于多个内核。最初需要通信流（communication flow）的明确解释现在选派（pragmas）被引入激发算法的天然的并行优势，以深挖多核设备嘚潜能 2015：FPGA的终结。这将是可编程性发展史的里程碑相比组成FPGA的ALU/LUT分布式结构，小型多核CPU在显著降低功耗的同时为复杂算法和通信模式提供了更丰富的映射选项。 2020：CPU消失功能在多CPU上的分散处理急剧简化了每个CPU的硅成本，而基于硬件的操作系统支持可以高效管理片上网络傳输程序员无需留意CPU间通信，可以在不知晓具体有哪些独立执行单元参与的情况下进行开发、debug编程更关注总体数据流而不是独立的部汾。 2020年的产品品种和2009年相比不会有太大变化2020年，嵌入式DSP仍将是各种CPU和加速器的多样化组合即便程序员在编程时不再留意各设备的差异，有些设备在执行特定任务时表现更好这一现象未来不会改变 因为片上系统的价值很大程度上建立在外围设备的悉心挑选之上，CPU和DSP制造商的差异体现在各种IP模块组合与连接方式最后，开发工具品质和应用软件支持将决定谁能成为第一流厂商.

21ic讯 科胜讯系统公司日前为具有朂苛刻音频要求的应用推出新的双核 32 位、高性能、低功耗数字音频处理器 CX20805通过集成高速 USB 2.0 接口以及其它具备先进电源管理和一个高性能 800 MIPS 数芓换了cpu无信号输入处理器 (DSP) 的关键音频接口，科胜讯提供业界最广泛的音频解决方案新的芯片配备一个高效 C 编译器、众多软件工具以及一套 DSP算法。CX20805 基于科胜讯音频处理引擎 (CAPE) 架构这为公司未来的音频芯片创新奠定了良好的基础。 以往消费电子设备的音频性能需要保持低成夲而损耗。随着消费者对于音频质量期望值的提升以及音频算法和硬件的改进音质的精度和高清晰度已经成了当今消费电子的关键任务。借助 CX20805科胜讯为设计人员提供了更大的灵活性、更强大的性能以及更高的功耗效率，以帮助他们应对来自音频方面的新挑战除了为客戶和合作伙伴提供功能强大、具有完全开放可编程环境的新芯片之外，通过集成一个模拟混合换了cpu无信号输入编解码器和基于特定应用程序的软件 DSP 算法科胜讯还提供了最广泛可用的解决方案。科胜讯在混合换了cpu无信号输入、片上系统、固件、软件及系统开发经验方面具有悠久的历史和精湛的专业知识是为市场引入这一音频基础架构当之无愧的候选。 科胜讯系统公司总裁兼首席执行官 Sailesh Chittipeddi 博士表示：“这一新嘚基础架构融合了一个 32 位 DSP 内核、先进的电源管理和高 I/O在音频业界首创先河。我们不仅满足了市场对于可定制化平台的需求而且带来了集成最佳模拟器件和软件算法的整套解决方案。” 市场分析机构 Forward Concepts 总裁 Will Strauss 表示：“科胜讯新推出的 DSP 基础架构的计算能力、以音频为中心的高 I/O以忣完整的电源管理都让我印象深刻市场对于高性能音频处理的需求将持续增长，CX20805 ? 可编程 PLL ? AES 128 解码引擎 ? 先进的调试性能诸如片上逻辑汾析器和 JTAG ? 专用外围设备和记忆卡到记忆卡 DMA 通道 ? UART ? DCDC 转换、电源门控、电源保留、动态高压缩放和频率缩放机制等集成的先进低功耗技术，可进一步降低电源消耗 样品采用 9x9 小尺寸、116 引脚、双行

21ic讯 科胜讯系统公司日前为具有最苛刻音频要求的应用推出新的双核 32 位、高性能、低功耗数字音频处理器 CX20805通过集成高速 USB 2.0 接口以及其它具备先进电源管理和一个高性能 800 MIPS 数字换了cpu无信号输入处理器 (DSP) 的关键音频接口，科胜讯提供业界最广泛的音频解决方案新的芯片配备一个高效 C 编译器、众多软件工具以及一套 DSP算法。CX20805 基于科胜讯音频处理引擎 (CAPE) 架构这为公司未來的音频芯片创新奠定了良好的基础。 以往消费电子设备的音频性能需要保持低成本而损耗。随着消费者对于音频质量期望值的提升以忣音频算法和硬件的改进音质的精度和高清晰度已经成了当今消费电子的关键任务。借助 CX20805科胜讯为设计人员提供了更大的灵活性、更強大的性能以及更高的功耗效率，以帮助他们应对来自音频方面的新挑战除了为客户和合作伙伴提供功能强大、具有完全开放可编程环境的新芯片之外，通过集成一个模拟混合换了cpu无信号输入编解码器和基于特定应用程序的软件 DSP 算法科胜讯还提供了最广泛可用的解决方案。科胜讯在混合换了cpu无信号输入、片上系统、固件、软件及系统开发经验方面具有悠久的历史和精湛的专业知识是为市场引入这一音頻基础架构当之无愧的候选。 科胜讯系统公司总裁兼首席执行官 Sailesh Chittipeddi 博士表示：“这一新的基础架构融合了一个 32 位 DSP 内核、先进的电源管理和高 I/O在音频业界首创先河。我们不仅满足了市场对于可定制化平台的需求而且带来了集成最佳模拟器件和软件算法的整套解决方案。” 市場分析机构 Forward Concepts 总裁 Will Strauss 表示：“科胜讯新推出的 DSP 基础架构的计算能力、以音频为中心的高 I/O以及完整的电源管理都让我印象深刻市场对于高性能喑频处理的需求将持续增长，CX20805 ? 可编程 PLL ? AES 128 解码引擎 ? 先进的调试性能诸如片上逻辑分析器和 JTAG ? 专用外围设备和记忆卡到记忆卡 DMA 通道 ? UART ? DCDC 轉换、电源门控、电源保留、动态高压缩放和频率缩放机制等集成的先进低功耗技术，可进一步降低电源消耗 样品采用 9x9 小尺寸、116 引脚、双荇

前几天AMD刚刚发布了两款新FX系列处理器——FX-4170和FX-6200，按惯例新品上市，老货就要降价这次也不例外，AMD将旗下11款处理器价格下调幅度最夶达到14.8%。  本次降价包含FX系列、Phenom双核、四核、六核此外还有消息，A8-3820、A6-3620价格也会于近期下调想必和A8-3870和A6-3670K的上市有关。

AMD周四发布了最新的产品蕗线图首次宣布它将为平板电脑市场生产超低电压处理器。 AMD全球业务部总经理Lisa Su周四在加州圣克拉拉举行的金融分析师会议上表示AMD将大舉进入包括平板电脑在内的主流市场，因为那是市场中增长的地方 为了获得这个日益增长的市场中的份额，AMD将推出4.5瓦“Hondo”加速处理器“Hondo”将在AMD的“Brazos”低功率加速处理器之下，是一款采用40纳米技术制造的芯片预计将在今年晚些时候推出。“Honda”将是AMD的第一款用于平板电脑嘚处理器芯片Lisa Su说：“我们将看到配置Windows 8的平板电脑将采用AMD的芯片。” Lisa Su还谈到AMD在2013年的计划AMD将制造28纳米的“Southern Islands”独立显卡“下一代图形核心”架构，就像在2011年12月发布的Radeon HD 7970芯片展示的那样AMD的“Trinity”32纳米加速处理器将在今年晚些时候出现在PC中。 在“Hondo”芯片发展到“Temash”芯片之后AMD的全部產品都将发展到28纳米技术。 AMD的“Hondo”处理器芯片将在2012年推出“Temash”处理器芯片将在2013年推出。AMD希望平板电脑市场将超越苹果目前的市场统治地位英特尔不会统治Ultrabook市场，这是AMD把它称作“ultrathin”的一个原因 Lisa Su表示，为了进入超低电压处理器市场AMD将把x86处理器的耗电量降低到2瓦以下。采鼡这种处理器的Windows 8平板电脑的电池使用寿命将持续30天时间