计算机组成原理: 中央处理器的基本功能有哪些？它们由CPU内部的哪些部件实现？_百度知道
计算机组成原理: 中央处理器的基本功能有哪些？它们由CPU内部的哪些部件实现？
逻辑运算和各种移位操作。 中断是指计算机由于异常事件、前端总线（FSB）等。 总线逻辑是为多个功能部件服务的信息通路的控制电路，我们把它叫做陷阱（内部中断），根据指令的操作性质和控制性质不同，不同指令的周期有可能不同，每个阶段就是一个CPU周期。 控制器是计算机的控制中心。状态寄存器在不同的机器中有不同的规定、中断控制逻辑等几个部分。由机器内部产生的中断。 运算器是计算机对数据进行加工处理的中心、分析指令和执行指令的操作。就CPU而言一般分为内部总线和CPU对外联系的外部总线，是整个机器的时间基准，或者一些随机发生需要马上处理的事件，状态位通常作为转移指令的判断条件。 指令控制逻辑要完成取指令，处理完毕再返回原程序的过程。通用寄存器组是用来保存参加运算的操作数和运算的中间结果、运算单元。一般为便于控制，会把指令周期划分为几个不同的阶段，后来。早期CPU同内存在速度上的差异不大。一般时钟脉冲就是最基本的时序信号，它决定了计算机运行过程的自动化，而且要能够处理异常事件、时序控制逻辑，转向另一服务程序去处理这一事件，引起CPU暂时停止现在程序的执行，它主要由算术逻辑部件（ALU。时序控制逻辑要为每条指令按时间顺序提供应有的控制信号，外部总线有时候又叫做系统总线、存储单元和时钟等几个主要部分，程序中。控制器一般包括指令控制逻辑。执行一条指令所需要的时间叫做一个指令周期，于是常常将CPU周期定义为存储器存取周期的几分之一，随着CPU的发展现在速度上已经比存储器快很多了：Arithmetic and Logic Unit）、寄存器组和状态寄存器组成，所以CPU周期通常和存储器存取周期相同，称为机器的主频。ALU主要完成对二进制信息的定点算术运算、总线控制逻辑。它不仅要保证程序的正确执行CPU内部结构大概可以分为控制单元
其他类似问题
为您推荐：
计算机组成原理的相关知识
其他1条回答
CPU是英语“Central Processing Unit/中央处理器”的缩写，CPU一般由逻辑运算单元、控制单元和存储单元组成。在逻辑运算和控制单元中包括一些寄存器，这些寄存器用于CPU在处理数据过程中数据的暂时保存， 其实我们在买CPU时，并不需要知道它的构造，只要知道它的性能就可以了。 CPU主要的性能指标有： 主频即CPU的时钟频率(CPU Clock Speed)。这是我们最关心的，我们所说的233、300等就是指它，一般说来，主频越高，CPU的速度就越快，整机的就越高。 时钟频率即CPU的外部时钟频率，由电脑主板提供，以前一般是66MHz，也有主板支持75各83MHz，目前Intel公司最新的芯片组BX以使用100MHz的时钟频率。另外VIA公司的MVP3、MVP4等一些非Intel的芯片组也开始支持100MHz的外频。精英公司的BX主板甚至可以支持133MHz的外...
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁> 问题详情
下面关于PC CPU的叙述中，不正确的是(61)。A．为了暂存中间结果，CPU中包含几十个甚至上百个寄存器，
悬赏：0&答案豆
提问人：匿名网友
发布时间：
下面关于PC CPU的叙述中，不正确的是(61)。A．为了暂存中间结果，CPU中包含几十个甚至上百个寄存器，用来临时存放数据B．CPU是PC中不可缺少的组成部分，它担负着运行系统软件和应用软件的任务C．所有PC的CPU都具有相同的机器指令D．CPU至少包含1个处理器，为了提高计算速度，CPU也可以由2个、4个、8个甚至更多个处理器组成请帮忙给出正确答案和分析，谢谢！
权威推荐： & &
网友回答（共0条）
我有更好的答案
您可能感兴趣的试题
1某显示器的分辩率为，表示像素颜色的位宽为16位，则应配置的显示存储器容量一般为(62)。A．12MBB．2MBC．16MbD．8MB28237 DMA本身有16位地址线，每个通道一次可传输64KB，如定义64KB为1页，并在8237与主机连接的控制电路中增加12位页地址寄存器，其寄存器的12位页地址作为它的高12位地址，此时8237能寻址的内存容量为(63)。A．32MBB．64MBC．128MBD．256MB
相关考试课程
请先输入下方的验证码查看最佳答案
图形验证：
验证码提交中……计算机统考理论题部分复习题及答案_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
计算机统考理论题部分复习题及答案
上传于||暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
下载文档到电脑，查找使用更方便
还剩23页未读，继续阅读
你可能喜欢22276人阅读
计算机原理系列（7）
对于我们80后来说，最早接触计算机应该是在95年左右，那个时候最流行的一个词语是多媒体。 依旧记得当时在同学家看同学输入几个DOS命令就成功的打开了一个游戏，当时实在是佩服的五体投地。因为对我来说，屏幕上的东西简直就是天书。有了计算机我们生活发生了巨大的变化，打游戏，上网，聊天，甚至到现在以此为业。有时无不感叹计算机的强大。
人类总是聪明的而又懒惰的。即便是1+1这种简单的计算都不想自己做，1623年Wilhelm Schickard 制作了一个能进行六位以内数加减法，并能通过铃声输出答案的&计算钟&。通过转动齿轮来进行操作。 这已经相当高端了，说起计算器，我们5000年文明古国在东汉末年就有记载了---算盘。
计算机的发展也是随着科技的发展经历了机械计算机、电子计算机、晶体管计算机、小规模集成电路和超大规模集成电路计算机。我们无意讨论整个计算机的发展过程，主要还是介绍基于冯诺依曼体系结构的现代计算机。
1. 计算机的发展
计算机的发展包括了硬件和软件的发展，硬件的发展为计算机提供了更快的处理速度，而软件的发展为用户提供了更好的体验。两者相辅相成，密不可分。
第一阶段： 60年代中期以前，是计算机系统发展的早期时代。在这个时期通用硬件已经相当普遍，软件却是为每个具体应用而专门编写的，大多数人认为软件开发是无需预先计划的事情。这时的软件实际上就是规模较小的程序，程序的编写者和使用者往往是同一个(或同一组)人；
第二阶段：从60年代中期到70年代中期，是计算机系统发展的第二代。在这10年中计算机技术有了很大进步。多道程序、多用户系统引入了人机交互的新概念，开创了计算机应用的新境界，使硬件和软件的配合上了一个新的层次；
第三阶段：计算机系统发展的第三代从20世纪70年代中期开始，并且跨越了整整10年。在这10年中计算机技术又有了很大进步。分布式系统极大地增加亍计算机系统的复杂性，局域网、广域网、宽带数字通信以及对“即时”数据访问需求的增加，都对软件开发者提出了更高的要求；
第四阶段：在计算机系统发展的第四代已经不再看重单台计算机和程序，人们感受到的是硬件和软件的综合效果。由复杂操作系统控制的强大的桌面机及局域网和广域网，与先进的应用软件相配合，已经成为当前的主流。计算机体系结构已迅速地从集中的主机环境转变成分布的客户机/服务器。
2. 计算机基本原理
Copy了点计算机的发展历史，现在可以来看看计算机的基本工作原理了。现代计算机，大部分都是基于冯诺依曼体系结构，而我们这里谈论的也是此问前提。冯诺依曼的核心是：存储程序，顺序执行。所以不管计算机如何发展，基本原理是相同的。计算机程序实际上是告诉计算机做什么。
2.1 冯诺依曼体系结构
冯诺依曼体系结构有以下特点：
计算机处理的数据和指令一律用二进制数表示；指令和数据不加区别混合存储在同一个存储器中；顺序执行程序的每一条指令；计算机硬件由运算器、控制器、存储器、输入设备和输出设备五大部分组成。
冯诺依曼体系结构的计算机必须具有如下功能：
把需要的程序和数据送至计算机中；必须具有长期记忆程序、数据、中间结果及最终运算结果的能力；能够完成各种算术、逻辑运算和数据传送等数据加工处理的能力；能够根据需要控制程序走向，并能根据指令控制机器的各部件协调操作；能够按照要求将处理结果输出给用户。
2.2 计算机工作原理
对于我们现代计算机来说，最关键的2个部件就是CPU和内存。内存存储了要执行的程序指令，而CPU就是用来执行这些指令。CPU首先要知道这些指定存放在存储器的那个区域，然后才能执行，并且把执行的结果写入到执行区域。
2.2.1 CPU指令和编程语言
在了解CPU和存储器工作原理之前，先来了解一下CPU指令和我们编程语言之间的一些关系。
2.2.1.1 CPU指令
因为在计算机中指令和数据都用二进制来表示，也就是说它只认识0和1这样的数字。最早期的计算机程序通过在纸带上打洞来人工操操作的方式来模拟0和1，根据不同的组合来完成一些操作。后来直接通过直0和1编程程序，这种称之为机器语言。这里就会有一个疑问，计算机怎么知道你这些组合的意思？
于是就出现了CPU指令，我们现在买CPU都会听到指令集这一说。CPU指令其实就对应了我们这里说的0和1的一些组合。每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。有了CPU指令集的文档你就可以通过这个编写CPU认识的机器代码了。所以对于不同CPU来说可能会有不同的机器码。比如下面我们就定义了一套我们CPU硬件电路可以完成的CPU指令。
&&&&&&&&&&&&&& 格式
&&&&&&&&&&&&&&&&& &说明
[address][register]
读取存储取值到寄存器&
[register][address]
写入寄存器的值到存储器
[register1][register2]
随着计算机的发展，CPU支持的指令也越来越多，功能也越来越强，上图就是现在Core I5处理器支持的指令集。
2.2.1.2 汇编语言
使用0和1这样的机器语言好处是CPU认识，可以直接执行，但是对于程序本身来说，没有可读性，难以维护，容易出错。所以就出现了汇编语言，它用助记符(代替操作码指令，用地址符号代替地址码。实际是对机器语言的一种映射，可读性高。
格式
[addLable][regLab]
读取存储取值到寄存器
[addLable][regLab]
写入寄存器的值到存储器
[var1][var2]
把汇编语言转换为机器语言需要一个叫做汇编器的工具。对于目前的CPU厂商，在推出的CPU指令时都会同时退出新的汇编器。如果你还在使用老版本的汇编器那么只能使用机器码来使用新的指令了。
2.2.1.3 高级语言
汇编语言的出现大大提高了编程效率，但是有一个问题就是不同CPU的指令集可能不同，这样就需要为不同的CPU编写不同的汇编程序。于是又出现了高级语言比如C，或者是后来的C++,JAVA,C#。 高级语言把多条汇编指令合成成为了一个表达式，并且去除了许多操作细节（比如堆栈操作，寄存器操作），而是以一种更直观的方式来编写程序，而面向对象的语言的出现使得程序编写更加符合我们的思维方式。我们不必把尽力放到低层的细节上，而更多的关注程序的本身的逻辑的实现。
对于高级语言来说需要一个编译器来完成高级语言到汇编语言的转换。所以对比不同的CPU结构，只需要有不同编译器和汇编器就能使得我们的程序在不同CPU上都能运行了。如下图在VS2010中，我们可以选择程序编译的目标平台，X86，X64，ARM等。当然除了这些编译类的语言之外还有解释类型的语言如JS，就不在此讨论范围内。
到这里有一个疑问：当CPU的指令集更新后高级语言会有什么影响和变化？对于目前来说，一般出现了新的指令，会有对应的新的汇编器和编译器。所以编译器可以把一些高级语言的表达式编译成新的汇编指令，这样对于高级来说不会有任何变化； 当然还有一种情况就是高级语言会增加新的语法来对应一些新的汇编语言和指令。但是这种情况出现的几率很小。所以如果编译器不支持新的指令，那么只有只用汇编会来实现了。
2.2.1.4 小结
从上面的我们可以看出，我们写的程序最终都将变成机器认识的二进制可执行程序，然后加载到内存顺序的执行。 从机器码到汇编到高级语言，我们可以看到计算机中无处不在的分层，抽象的思想。不光光是软件，硬件同样适用。最后留下一个问题在这里： C#和JAVA程序编译出来的文件不是二进制的机器码，而是中间语言，那么他们又是怎么运行的呢？
2.2.2 CPU工作原理
前面已经了解了现代计算机的大致结构，也知道CPU是按照CPU指令来执行操作，那么就看看CPU的结构和他是如何执行顺序操作的。
2.2.2.1 CPU功能
指令控制： 指令控制也称为程序的顺序控制，控制程序严格按照规定的顺序执行。操作控制： 将取出的指令的产生一系列的控制信号(微指令)，分别送往相应的部件，从而控制这些部件按指令的要求进行工作。时间控制： 有些控制信号在时间上有严格的先后顺序，如读取存储器的数据，只有当地址线信号稳定以后，才能通过数据线将所需的数据读出，否则读出的数据是不正确的数据，这样计算机才能有条不紊地工作。数据加工： 所谓数据加工，就是对数据进行算术运算和逻辑运算处理。 所谓数据加工，就是对数据进行算术运算和逻辑运算处理
2.2.2.2 CPU基本组成
以前CPU主要由运算器和控制器两大部分组成，随着集成电路的发展，目前CPU芯片集成了一些其它逻辑功能部件来扩充CPU的功能，如浮点运算器、内存管理单元、cache和MMX等。下面2张图分别是8086和Pentium CPU的结构图。
对于一个通用的CPU来说，我们只需要关注他的核心部件算数逻辑单元和操作控制单元。
1. 控制器的组成和功能： 控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成。它是计算机指挥系统，完成计算机的指挥工作。尽管不同计算机的控制器结构上有很大的区别，当就其基本功能而言，具有如下功能：&
取指令 从内存中取出当前指令，并生成下一条指令在内存中的地址。& 分析指令 指令取出后，控制器还必须具有两种分析的功能。一是对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。比如一次内存读/写操作，一个算术逻辑运算操作，或一个输入/输出操作。二是分析参与这次操作的各操作数所在的地址，即操作数的有效地址。&执行指令 控制器还必须具备执行指令的功能，指挥并控制CPU、内存和输入/输出设备之间数据流动的方向，完成指令的各种功能。& 发出各种微操作命令 在指令执行过程中，要求控制器按照操作性质要求，发出各种相应的微操作命令，使相应的部件完成各种功能。& 改变指令的执行顺序 在编程过程中，分支结构、循环结构等非顺序结构的引用可以大大提供编程的工作效率。控制器的这种功能可以根据指令执行后的结果，确定下一步是继续按原程序的顺序执行，还是改变原来的执行顺序，而转去执行其它的指令。&控制程序和数据的输入与结果输出 这实际也是一个人机对话的设计，通过编写程序，在适当的时候输入数据和输出程序的结果。& 对异常情况和某些请求的处理 当计算机正在执行程序的过程中，发生了一些异常的情况，例如除法出错、溢出中断、键盘中断等。
2. 运算器的组成和功能： 运算器由算术逻辑单元（ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是数据加工处理部件，完成计算机的各种算术和逻辑运算。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器有两个主要功能：&
执行所有的算术运算，如加、减、乘、除等基本运算及附加运算；执行所有的逻辑运算，并进行逻辑测试，如与、或、非、零值测试或两个值的比较等。
2.2.2.3 CPU工作流程
CPU的基本工作是执行存储的指令序列，即程序。程序的执行过程实际上是不断地取出指令、分析指令、执行指令的过程。几乎所有的冯o诺伊曼型计算机的CPU，其工作都可以分为5个阶段：取指令、指令译码、执行指令、访存取数和结果写回。
2.2.2.4 指令周期
指令周期： CPU取出一条指令并执行该指令所需的时间称为指令周期。指令周期的长短与指令的复杂程度有关。
CPU周期：从主存读取一条指令的最短时间来规定CPU周期。指令周期常常用若干个CPU周期数来表示。
时钟周期：时钟周期是处理操作的最基本时间单位，由机器的主频决定。一个CPU周期包含有若干个时钟周期。
从上面的定义可以知道，对于CPU来说取出和执行任何一条指令所需的最短时间为两个CPU周期。所以频率越高，那么时钟周期越短，这样CPU周期和指令周期也就越短，理论上程序执行的速度也越快。但是频率不能无限的提高，而且频率的提高也带来了功耗，发热等问题，所以目前也有超线程，流水线等技术来提高CPU执行的速度。
2.2.2.5 时序发生器
时序信号： 在计算机高速运行的过程中，计算机内各部件的每一个动作都必须严格遵守时间规定，不能有任何差错。计算机内各部件的协调动作需要时间标志，而时间标志则是用时序信号来体现的。计算机各部分工作所需的时序信号，在CPU中统一由时序发生器来产生。时序发生器： 时序信号发生器是产生指令周期控制时序信号的部件，当CPU开始取指令并执行指令时，操作控制器利用时序信号发生器产生的定时脉冲的顺序和不同的脉冲间隔，提供计算机各部分工作时所需的各种微操作定时控制信号，有条理、有节奏地指挥机器各个部件按规定时间动作。
在这里有一个疑问：指令和数据都存放在内存中，那么CPU怎么区分是指令还是数据呢？
从时间上来说，取指令事件发生在指令周期的第一个CPU周期中，即发生在“取指令”阶段，而取数据事件发生在指令周期的后面几个CPU周期中，即发生在“执行指令”阶段。从空间上来说，如果取出的代码是指令，那么一定送往指令寄存器，如果取出的代码是数据，那么一定送往运算器。
2.2.3 小结
通过以上我们了解了CPU的工作过程。简单来说就是CPU要顺序执行一个程序的指令，首先是控制器获得第一条指令的地址，当CPU取得这个指令并执行后，控制器需要生成下一条要执行的指令的地址。ALU单元负责一些运算操作。下面的FLASH演示了CPU执行一个加法操作的流程。
CPU工作流程FLASH:
本文主要是简单介绍了计算机的一些发展历史和通用CPU的结构以及工作流程。加深了我们对冯诺依曼体系的储存程序，顺序执行的理解。无论硬件是什么样子，冯诺依曼计算机的基本原理就是这样。
当然了解了基本原理之后，会产生更多的问题，比如可执行文件又是如何被装载到内存的？CPU和内存之间是如何通信的呢？是如何根据地址找到指令的呢？内存结构又是什么样子？&CPU如何和内存之外的设备通信呢？这些问题都会在后面给出答案。
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：229075次
积分：2716
积分：2716
排名：第8731名
原创：50篇
评论：111条
.NET C#开发，Android开发。目前主要从事移动开发，主要负责Android Runtime（ART），欢迎讨论！计算机组成原理题_百度知道
计算机组成原理题
在程序查询方式的输入输出系统中，旦籂测饺爻祭诧熄超陇假设不考虑处理时间，每一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输率为2MBps。求CPU对这两个设备查询所花费的时间比率
提问者采纳
计算机组成原理三、名词解释1.计算机系统：由硬件和软件两大部分组成，有多种层次结构。2.主机：CPU、存储器和输入输出接口合起来构成计算机的主机。3.主存：用于存放旦籂测饺爻祭诧熄超陇正在访问的信息4.辅存：用于存放暂时不用的信息。5.高速缓存：用于存放正在访问信息的付本。6.中央处理器：是计算机的核心部件，由运算器和控制器构成。7.硬件：是指计算机实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备的实物组成。软件：指看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。8.系统软件：又称系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，高效运行。
应用软件：又称应用程序，它是用户根据任务需要所编制的各种程序。9.源程序：通常由用户用各种编程语言编写的程序。
目的程序：由计算机将其翻译机器能识别的机器语言程序。10.总线：是连接多个部件的信息传输线，是各部件共享的传输介质。11.系统总线：是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。
通信总线：是指用于计算机系统之间或者计算机系统与其他系统（如控制仪表、移动通信）之间的通信的线路。
按传送方式分并行和串行。串行通信是指数据在单条1位宽的传输线上，一位一位的按顺序分时传送。并行通信是指数据在多条并行1位宽的传输线上，同时由源传送到目的地。12.带宽：单位时间内可以传送的最大的信息量。13.机器字长：是指CPU一次并行处理数据的位数，通常与CPU的寄存器位数有关。14.主存容量：是指主存中存放二进制代码的总位数。15.机器数：符号位数字化，0代表正数，1代表负数。16.定点数：小数点固定在某一位位置的数。17.浮点数：小数点的位置可以浮动的数。18.补码：带符号数据表示方法之一，正数的反码和原码相同，负数的反码是将二进制按位取反后在最低位再加1.19.溢出：在计算机中，超出机器字长，发生错误的结果。20.非编码键盘：采用软件判断键是否按下及设键、译键、计算键值的方法的键盘。21.A/D转换器：它能将模拟量转换成数字量，是计算机的输入设备。22.I/O接口：指主机与I/O设备之间设置的一个硬件电路及器相应的软件控制。23.端口：指接口电路中的一些寄存器，用来存放数据信息、控制信息和状态信息。24.中断：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行转向对这些异常情况或特殊请求处理，处理结束后再返回到现行程序的间断处，继续执行源程序。25.中断源：凡能向CPU提出中断请求的各种因素统称为中断源。26.中断嵌套：计算机在处理中断的过程中，有可能出现新的中断请求，此时CPU暂停现行中断服务程序，转向新的中断请求，这种现象称为中断嵌套。27.优先级：为使系统能及时响应并处理发生的所有中断，系统根据引起中断事件的重要性和紧迫程度，硬件将中断源分为若干个级别。28.DMA方式：用硬件在主存与外设之间直接进行数据传送，不须CPU，用软件控制。29.指令系统：将全部机器指令的集合称为机器的指令系统。30.寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。31.指令周期：完成一条指令的时间，由若干机器周期组成。
机器周期：完成摸个独立操作，由若干时钟周期组成。
时钟周期：最基本时间单位，由主频决定。32.微操作：在微程序控制器中，执行部件接受微指令后所进行的最基本的操作。33.微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分，由微命令组成。34.微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成。35.控制存储器：CPU内用于存放实现指令系统全部指令的微程序的只读存储器。二、计算3.14. 设总线的时钟频率为8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？解：由于：f=8MHz,T=1/f=1/8M秒，因为一个总线周期等于一个时钟周期所以：总线带宽=16/（1/8M） = 128Mbps=16MBps3.15. 在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？解：总线传输周期=4*1/66M秒总线的最大数据传输率=32/(4/66M)=528Mbps=66MBps若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。3.16. 在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。解：一帧包含：1+8+1+2=12位
故波特率为：（1+8+1+2）*120=1440bps
比特率为：8*120=960bps4.5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒（注：1ns=10-9s）4.7. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址线和数据线的总和 = 14 + 32 = 46根；选择不同的芯片时，各需要的片数为：1K×4：（16K×32） / （1K×4） = 16×8 = 128片2K×8：（16K×32） / （2K×8） = 8×4 = 32片4K×4：（16K×32） / （4K×4） = 4×8 = 32片16K×1：（16K×32）/ （16K×1） = 1×32 = 32片4K×8：（16K×32）/ （4K×8） = 4×4 = 16片8K×8：（16K×32） / （8K×8） = 2×4 = 8片6.4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。
-13/64，-87解：真值与不同机器码对应关系如下：真值 -13/64 -87原码 1.001 1 0111补码 1.，0101001反码 1.，01010006.5. 已知[x]补，求[x]原和x。
[x1]补=1.1100;
[x2]补=1.1001;
[x4]补=1.0000; [x5]补=1,0101;
[x6]补=1,1100;
[x8]补=1,0000; 解：[x]补与[x]原、x的对应关系如下：真值 -1/4 -7/16 -1 -11 -4 -16[x]补 1.1 1.1 1,0[x]原 1.1 无 1,0 无x -0.1 -1. -6.9. 当十六进制数9B和FF分别表示为原码、补码、反码、移码和无符号数时，所对应的十进制数各为多少（设机器数采用一位符号位）？ 解：真值和机器数的对应关系如下： 原码 补码 移码 无符号数9BH -27 -101 +27 155 原码 补码 移码 无符号数FFH -128 -1 +128 2566.12. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出-27/1024、-86.5所对应的机器数。要求如下：（1）阶码和尾数均为原码。（2）阶码和尾数均为补码。（3）阶码为移码，尾数为补码。
解：据题意画出该浮点数的格式：阶符1位 阶码4位 数符1位 尾数10位
将十进制数转换为二进制: x1= -27/1024= -0.B = 2-5*(-0.11011B）
x3=-86.5=-B=27*(-0.B)则以上各数的浮点规格化数为：（1）[x1]原=1， 110 000 0
[x3]原=0， 011 010 0（2）[x1]补=1， 010 000 0
[x3]补=0， 100 110 0（3）[x1]移补=0， 010 000 0
[x3]移补=1， 100 110 06.19. 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。
（2）A=19/32，B=-17/128，求A-B。
（4）A=-87，B=53，求A-B。解：（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B
[A]补=00.100 1100, [B]补=11.110 1111 , [-B]补=00.001 0001
[A-B]补=[A]补+[-B]补
=00.1001100 + 00.0010001
=00.1011101 ——无溢出
A-B= 0.101 1101B = 93/128B （4）A= -87= -101 0111B, B=53=110 101B
[A]补=11, 010 1001, [B]补=00, 011 0101, [-B]补=11, 100 1011
[A-B]补=[A]补+[-B]补
= 11,0101001 + 11,1001011
= 10,1110100 —— 溢出6.21. 用原码加减交替法和补码加减交替法计算x÷y。
（2）x=-0.10101， y=0.11011；
（4）x=13/32，
y= -27/32。（2）[x]原=1.10101
x*=0.10101 [X*]补=1.01011 XfYf=1
[y]原=0.11011
y*=0.11011 [Y*]补=0.11011 [-y*]补=1.00101[x/y]原=1.11000（4）做法相同，打表格太累，仅给出结果。[x/y]原=1.01111三、应用4.14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？解：（1）该机所允许的最大主存空间是：218 × 8位 = 256K×8位 = 256KB（2）模块板总数 = 256K×8 / 32K×8 = 8块（3）板内片数 = 32K×8位 / 4K×4位 = 8×2 = 16片（4）总片数 = 16片×8 = 128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址格式分配如下： 4.29. 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期为30ns，主存的存取周期为150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？解：Cache被访问命中率为：+200)=24/25=96%则Cache-主存系统的平均访问时间为：ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系统的访问效率为：e=tc/ta*100%=30/34.8*100%=86.2%性能为原来的150ns/34.8ns=4.31倍，即提高了3.31倍。例7.2设相对寻址的转移指令占3个字节，第一字节为操作码，第二，三字节为相对位移量（补码表示）。而且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU从存储器取出一个字节时，即自动完成（PC）+1
PC。（1） 若PC当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？（2） 若PC当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三字节的机器代码是什么？解:（1）PC当前值为240，该指令取出后PC值为243，要求转移到290，即相对位移量为290-243=47，转换成补码为2FH。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为2FH，第三字节为00H。（2）PC当前值为240，该指令取出后PC值为243，要求转移到200，即相对位移量为200-243=-43，转换成补码为D5H。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为D5H，第三字节为FFH。例7.3一条双字长直接寻址的子程序调用指令，其第一个字为操作码喝寻址特征，第二个字为地址码5000H。假设PC当前值为2000H，SP的内容为0100H，栈顶内容为2746H，存储器按字节编址，而且进栈操作时执行（SP）-△-P，后存入数据。试回答下列几种情况下，PC、SP及栈顶内容各为多少？（1） CALL指令被读取前。（2） CALL指令被执行后。（3） 子程序返回后。解CALL指令被读取前，PC=2000H，SP=0100H，栈顶内容为2746H。（1） CALL指令被执行后，犹豫存储器按字节编制，CALL指令供占4个字节，故程序断电2004H进栈，此时SP=（SP）-2=00FEH，栈顶内容为2004H，PC被更新为子程序入口地址5000H。（2） 子程序返回后，程序断点出栈，PC=2004H，SP被修改为0100H，栈顶内容为2746H。7.6某指令系统字长为16位，地址码取4位，试提出一种方案，使该地址系统有8条三地址指令、16条二地址指令、100条一地址指令。解：OP A2 A1 A0 三地址指令8条0000
•••
OP A1 A0 二地址指令16条
•••
OP A0 一地址指令100条
7.7设指令字长为16位，采用扩展操作码技术，每个操作码的地址为6位。如果定义了13条二地址指令，试问还可安排多少条一地址指令。解：（24-3）*26=3*64=192条7.8某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址，一地址和二地址三种格式，若零地址指令有M种，以抵制指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？解：1）若采用定长操作码时，二地址指令格式如下：OP（4位） A1（6位） A2（6位）设二地址指令有K种，则：K=24-M-N当M=1（最小值），N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14种2）若采用变长操作码时，二地址指令格式仍如1）所示，但操作码长度可随地址码的个数而变。此时，K= 24 -（N/26 + M/212 ）；当（N/26 + M/212 ）1时（N/26 + M/212 向上取整），K最大，则二地址指令最多有：Kmax=16-1=15种（只留一种编码作扩展标志用。）9.5设机器A的CPU主频为8MHz，机器周期为4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期，每个指令周期中含几个机器周期？如果机器B的CPU主频为12MHz，且机器周期也含有4个时钟周期，试问B机的平均指令执行速度为多少MIPS?A.CLK=8MHz
T=1/8MHz=0.125us
机器周期=4*T=0.5us
因为执行速度为0.4MIPS 所以平均指令周期=1/0.4MIPS=2.5us
2.5us/0.5us=5个 所以每个指令含有5条机器指令B.T=1/f=1/12MHz=1/12us
机器指令=4*T=1/3us
指令周期=5*1/3=5/3us平均指令执行速度
1/(5/3)=0.6MIPS9.6设某计算机的CPU主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有4个机器周期，试问该计算机的平均指令执行速度为多少MIPS?若CPU主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有4个机器周期，试问B机的平均指令执行速度为多少MIPS?1.CLK=8MHz
平均指令执行速度1/(1/8M*2*4)=1MIPS2.指令周期=4*4*1/8=2us 执行速度=1/(1/8M*4*4)=0.5MIPS9.7某CPU的主频为10MHz，若已知每个机器周期平均含有4个时钟周期，该机的平均指令执行速度为1MIPS，试求该机的平均指令执行速度为多少MIPS?若CUP主频不变，但每个机器周期平均含有4个时钟周期，每条指令平均有4个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论1.平均指令周期=1/1MIPS=1us
T=1/f=0.1us
T机=4*T=0.4us因为1us/0.4us=2.5
所以每个指令包含2.5个机器周期2.T=0.4us 速度=1/(0.4*2.5*4)=0.25MIPS3.因为速度=0.8MIPS 所以T指=1/0.8us
因为T指=4*2.5*T
所以T=1/8us 所以 f=1/T=8MHz 四、简答1.冯诺依曼机主机主要特点。○1计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。○2.指令和数据一同等地位存放于存储器内，并可按地址寻访。○3.指令和数据均用二进制表示。○4.指令由操作吗和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。○5.采用存储控制原理，指令在存储器内按顺序存放。通常指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。○6.机器以运算器为中心，输入输出设备与存储器间的数据传说通过运算器完成。2.计算机硬件主要技术指标，软件定义与分类。
计算机硬件主要技术指标：机器字长、存储容量、运算速度、主频等。
软件定义：看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。
分类：系统软件和应用软件。3.计算机组成部分与个部分作用。
运算器：用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。
存储器：用来存放数据和程序。
控制器：用来控制、指挥程序和数据的输入、运行以及处理器运算结果。
输入设备：用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。
输出设备：可将机器运算结果转换为人们熟悉的信息形式，如打印机输出，显示器输出等。4.总线定义与分类方法，系统总线定义与分类方法。 总线
定义：总线是连接多个部件的信息传输线，是各部件共享的传输介质。
分类：片内总线
通信总线 系统总线定义：系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。
控制总线5.什么是总线标准，目前流行的总线标准有哪些。
所谓总线标准可视为系统与各模块，模块与模块之间的一个互连的标准界面。
ISA总线、EISA总线、PCI总线、RS—232C总线、IEEE-488(并行通信总线又称GP-IP总线)USB总线。6.三级存储器系统中各级存储器特点与用途，分哪两个层次。○1主存
特点：随机访问、速度快。容量大。用途：存放CPU使用的程序和数据。
特点：容量大、速度慢、价格低、可脱机保存信息。用途：存放大量后备数据缓存
特点：速度快、容量小、价格高 用途：用于主存与辅存之间作为缓冲，正在使用的程序和数据的付本。 ○2缓存-----主存层次和主存---辅村层次。7.半导体存储器RAM与ROM特点与用途。RAM特点：可读可写掉电后信息丢失，存临时信息。用途：主要做内存ROM特点：只读不写掉电后信息不丢失，存长期信息。用途：主要做控制存储器8.动态RAM与静态RAM特点与用途，DRAM刷新方式与主要优点。静态RAM特点：信息读出后，仍保持其原有状态，不需要再生。用途：用于Cache动态RAM特点：靠电容存储电荷的原理来寄存信息。用途：组成内存/主存。DRAM刷新方式
集中刷新：集中刷新是在规定的一个刷新周期内对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作。
分散刷新：分散刷新是指对每行存储单元的刷新分散到每个存储周期内完成。异步刷新：异步刷新是前两种方式的结合，它即可缩短“死时间”，又充分利用最大刷新间隔2ms的特点。优点：单个MOS管组成，集成度高，速度较SRAM慢，价格低，9.Cache工作原理特点，地址映射方式与替换算法。原理：利用程序访问的局部性，近期用到信息存于cache。地址映射方式：直接映射、全相联映射、组相联映射、替换算法：先进先出算法（FIFO）、近期最少使用算法（LRU）、随机法。10.主机与外设交换信息采用中断与DMA方式特点与应用场合。中断方式：特点：CPU与外设并行工作，效率高应用场合：管理多种外设并行工作、进行实时处理、进行故障自动处理DMA方式：特点：○1从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。○2从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应。○3程序中断方式有处理异常事件能力，DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。○4程序中断方式需要中断现行程序，故需保护现场；DMA方式不中断现行程序，无须保护现场。○5DMA的优先级比程序中断的优先级高。应用场合：高速设备 如硬盘11.I/O端口与接口的区别，I/O接口分类方法。端口：接口内部寄存器有I/O地址号。一般分为数据口、命令口和状态口。接口：若干端口加上相应的控制电路组成。接口分类：按数据传送方式分串行接口和并行接口
按功能选择的灵活性分为可编程接口和不可编程接口
按通用性分为通用接口和专用接口
按数据传送的控制方式分为程序型接口和DMA接口。12.中断处理过程分成哪两个阶段各完成哪些任务响应阶段：关中断、保护断点地址、转入中断服务入口地址处理阶段：保护现场、执行用户编写的中断服务程序、恢复现场。13.与中断方式比较MDA方式主要特点是什么。
○1从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。○2从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应。○3程序中断方式有处理异常事件能力，DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。○4程序中断方式需要中断现行程序，故需保护现场；DMA方式不中断现行程序，无须保护现场。○5DMA的优先级比程序中断的优先级高。14.什么是寻址方式，数据寻址方式有哪几种。寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。数据寻址方式：立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址、堆栈寻址。15.RISC主要特点与CISC相比较RISC主要优点。特点：
选用使用频率较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现；指令长度固定指令格式种类少，寻址方式种类少；只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成；采用流水线技术，大部分指令在一个时钟周期内完成；控制器采用组合逻辑控制，不用微程序控制；采用优化的编译程序。 ○1充分利用VLSI芯片的面积。 ○2提高计算机运算速度。○3便于设计可降低成本提高可靠性。○4有效支持高级语言程序。16.组合逻辑与微程序设计主要特点与应用。组合逻辑：特点：速度快、复杂不灵活。应用：适用于RISC机。微程序：特点：引入程序设计与存储逻辑技术，硬件软化，把一条机器指令用一段微程序来实现，存放控制存储器CM中。应用：系列机。17.什么是指令周期、机器周期、时钟周期
三者的关系如何。
指令周期：完成一条指令的时间，由若干机器周期组成。机器周期：完成摸个独立操作，由若干时钟周期组成。时钟周期：最基本时间单位，由主频决定。关系：时钟周期是最基本时间单位，由若干时钟周期组成机器周期，由若干机器周期组成指令周期。
提问者评价
其他类似问题
为您推荐：
您可能关注的推广
计算机组成原理的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁