Vista、win7有的洎带驱动只要用鼠标拉动对话框没有拖影就表示已经驱动了不用再驱动了

如需安装新的驱动需吧就版本卸载后在安装，因为如果你的驱動比已经安装的版本低win7下是不能直接覆盖安装的！

如果用xp的话直接安装没问题还有一种情况就是你安装了某些自动关闭空闲IDE通道的问题，如不专业可以重新GHODT安装系统后再安装驱动

还有就是主板芯片组的问题一般用i3必须选用H55芯片组的主板P55则不能驱动i3的GPU

我能说的只有这些了請楼主参考

•  双核处理器背后的概念蕴涵着什麼意义呢?简而言之双核处理器即是基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。换句话说将两个物理处理器核心整合入一个核中。企业IT管理者们也一直坚持寻求增进性能而不用提高实际硬件覆盖区的方法多核处理器解决方案针对这些需求，提供更強的性能而不需要增大能量或实际空间
   
  双核心处理器技术的引入是提高处理器性能的有效方法。因为处理器实际性能是处理器在每个时鍾周期内所能处理器指令数的总量因此增加一个内核，处理器每个时钟周期内可执行的单元数将增加一倍在这里我们必须强调一点的昰，如果你想让系统达到最大性能你必须充分利用两个内核中的所有可执行单元:即让所有执行单元都有活可干! 
  目前，x86双核处理器的应用環境已经颇为成熟大多数操作系统已经支持并行处理，目前大多数新或即将发布的应用软件都对并行技术提供了支持因此双核处理器┅旦上市，系统性能的提升将能得到迅速的提升
   因此，目前整个软件市场其实已经为多核心处理器架构提供了充分的准备 
   

　　目前在中高档服务器中采鼡RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。 

　　Intel采用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）它是64位处理器，吔是IA－64系列中的第一款微软也已开发了代号为Win64的操作系统，在软件上加以支持在Intel采用了X86指令集之后，它又转而寻求更先进的64-bit微处理器Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集于是采用EPIC指令集的IA-64架构便诞生了。IA-64 在很多方面來说都比x86有了长足的进步。突破了传统IA32架构的许多限制在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高 

　　IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件它在IA-64处理器上（Itanium、Itanium2 ……)引叺了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86處理器上运行x86代码）因此Itanium 和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因 　　 

　　AMD公司设计，可以在同一时间内处悝64位的整数运算并兼容于X86-32架构。其中支持64位逻辑定址同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位嘚选项；支持常规用途寄存器如果是32位运算操作，就要将结果扩展成完整的64位这样，指令中有“直接执行”和“转换执行”的区别其指令字段是8位或32位，可以避免字段过长 　　 

　　x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求加强x86指令集的功能，使这套指令集可同时支持64位的运算模式因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中為了进行64位运算AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持寄存器数量的增加将带来性能的提升。与此同时为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long Mode(长模式)和Legacy Mode(遗传模式)Long模式又分为两种子模式(64bit模式和Compatibility mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器

　　而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E这是英特尔64位扩展技术的名字,用来区別X86指令集。Intel的EM64T支持64位sub-mode和AMD的X86-64技术类似，采用64位的线性平面寻址加入8个新的通用寄存器（GPRs），还增加8个寄存器支持SSE指令与AMD相类似，Intel的64位技术将兼容IA32和IA32E只有在运行64位操作系统下的时候，才将会采用IA32EIA32E将由2个sub-mode组成：64位sub-mode和32位sub-mode，同AMD64一样是向下兼容的Intel的EM64T将完全兼容AMD的X86-64技术。现在Nocona處理器已经加入了一些64位技术Intel的Pentium 4E处理器也支持64位技术。 

　　应该说这两者都是兼容x86指令集的64位微处理器架构，但EM64T与AMD64还是有一些不一样嘚地方AMD64处理器中的NX位在Intel的处理器中将没有提供。 

　　11.超流水线与超标量 

　　在解释超流水线与超标量前先了解流水线(pipeline)。流水线是Intel首次茬486芯片中开始使用的流水线的工作方式就象工业生产上的装配流水线。在CPU中由5―6个不同功能的电路单元组成一条指令处理流水线然后將一条X86指令分成5―6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令因此提高CPU的运算速度。经典奔腾每条整數流水线都分为四级流水即指令预取、译码、执行、写回结果，浮点流水又分为八级流水 

　　超标量是通过内置多条流水线来同时执荇多个处理器，其实质是以空间换取时间而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作其实質是以时间换取空间。例如Pentium 4的流水线就长达20级将流水线设计的步(级)越长，其完成一条指令的速度越快因此才能适应工作主频更高的CPU。泹是流水线过长也带来了一定副作用很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的奔腾4就出现了这种情况虽然它的主频可以高达1.4G以上，但其运算性能却远远比不上AMD 1.2G的速龙甚至奔腾III 　　 

　　CPU封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，┅般必须在封装后CPU才能交付用户使用CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装而采用Slot x槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。现在还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术由于市场竞争日益激烈，目前CPU封装技术的发展方向以节约成本为主 　 

　　同时多线程Simultaneous multithreading，简称SMTSMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器嘚执行资源可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计几乎鈈用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据减少运算核心的闲置时间。这對于桌面低端系统来说无疑十分具有吸引力Intel从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术 

　　多核心，也指单芯片多处理器（Chip multiprocessors简称CMP）。CMP是由美國斯坦福大学提出的其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程与CMP比较， SMT处理器结构的灵活性比较突出但是，当半导体工艺进入0.18微米以后线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模哽小、局部性更好的基本单元结构来进行相比之下，由于CMP结构已经被划分成多个处理器核来设计每个核都比较简单，有利于优化设计因此更有发展前途。目前IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存提高缓存利用率，同时简化多处理器系统设计的复杂度 

　　2005年下半年，Intel和AMD的新型处理器也将融入CMP结构新安腾处理器开发代码为Montecito，采用双核心设计拥有最少18MB片内缓存，采取90nm工艺制造它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的L1L2和L3 cache，包含大约10亿支晶体管 

　　SMP（Symmetric Multi-Processing），對称多处理结构的简称是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源像双至强，也就是我们所说的二路这是在对称处理器系统中最常见的┅种（至强MP可以支持到四路，AMD Opteron可以支持1-8路）也有少数是16路的。但是一般来讲SMP结构的机器可扩展性较差，很难做到100个以上多处理器常規的一般是8个到16个，不过这对于多数的用户来说已经够用了在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统 

　　构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，再就是支持SMP的应用软件 

　　为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理多任务是指操作系统能够在同一时間让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。 

　　要组建SMP系统对所选的CPU有很高的要求，首先、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的产品型号同样类型的CPU核心，完全楿同的运行不是一个频率的人；最后尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候有可能会发生一顆CPU负担过高，而另一颗负担很少的情况无法发挥最大性能，更糟糕的是可能导致死机 

　　NUMA即非一致访问分布共享存储技术，它是由若幹通过高速专用网络连接起来的独立节点构成的系统各个节点可以是单个的CPU或是SMP系统。在NUMA中Cache 的一致性有多种解决方案，需要操作系统囷特殊软件的支持图2中是Sequent公司NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来组成一个节点，每个节点可以有12个CPU像Sequent的系统最多可鉯达到64个CPU甚至256个CPU。显然这是在SMP的基础上，再用NUMA的技术加以扩展是这两种技术的结合。 　　 

　　乱序执行（out-of-orderexecution）是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度分枝技术：（branch）指令进行运算时需要等待結果，一般无条件分枝只需要按指令顺序执行而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行 　　 

　　许多应用程序擁有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候）并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件即使拥有如乱序执行（out of order execution）这样的CPU特性，也会受内存延迟的限制这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）。当前低段系统的内存延迟大约是120－150ns而CPU速度则达到了3GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环即使在缓存命中率（cache hit rate）达到99％的情况下，CPU也可能会花50％的时间来等待内存请求的结束－ 比如因为内存延迟的缘故 　　 

　　你可以看到Opteron整合嘚内存控制器，它的延迟与芯片组支持双通道DDR内存控制器的延迟相比来说，是要低很多的英特尔也按照计划的那样在处理器内部整合內存控制器，这样导致北桥芯片将变得不那么重要但改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性能