查看: 9125|回复: 1
高手的心得：单片机晶振问题小结
遇到单片机晶振不起振是常见现象，那么引起晶振不起振的原因有哪些呢?
(1)PCB板布线错误;
(2)单片机质量有问题;
(3)晶振质量有问题;
(4)负载电容或匹配电容与晶振不匹配或者电容质量有问题;
(5)PCB板受潮，导致阻抗失配而不能起振;
(6)晶振电路的走线过长;
(7)晶振两脚之间有走线;
(8)外围电路的影响。
解决方案，建议按如下方法逐个排除故障：（值得收藏）
(1)排除电路错误的可能性，因此你可以用相应型号单片机的推荐电路进行比较。
(2)排除外围元件不良的可能性，因为外围零件无非为电阻，电容，你很容易鉴别是否为良品。
(3)排除晶振为停振品的可能性，因为你不会只试了一二个晶振。
(4)试着改换晶体两端的电容，也许晶振就能起振了，电容的大小请参考晶振的使用说明。
(5)在PCB布线时晶振电路的走线应尽量短且尽可能靠近IC，杜绝在晶振两脚间走线。
2、单片机晶振电路中两个微调电容不对称会怎样?相差多少会使频率怎样变化?我在检测无线鼠标的接受模块时，发现其频率总是慢慢变化(就是一直不松探头的手,发现频率慢慢变小)晶振是新的!
答：电容不对称也不会引起频率的漂移,你说的频率漂移可能是因为晶振的电容的容量很不稳定引起的,你可以换了试,换两电容不难,要不就是你的晶振的稳定性太差了,或者你测量的方法有问题.
3、51单片机时钟电路用12MHZ的晶振时那电容的值是怎样得出来的?拿内部时钟电路来说明吧!
答：其实这两个电容没人能够解释清楚到底怎么选值，因为22pF实在是太小了。
这个要说只能说和内部的振荡电路自身特性有关系，搭配使用，用来校正波形，没有人去深究它到底为什么就是这么大的值。
4、晶振为何被要求紧挨着IC，单片机晶振不起振?
答：原因如下：
晶振是通过电激励来产生固定频率的机械振动，而振动又会产生电流反馈给电路，电路接到反馈
后进行信号放大，再次用放大的电信号来激励晶振机械振动，晶振再将振动产生的电流反馈给电路，如此这般。当电路中的激励电信号和晶振的标称频率相同时，电
路就能输出信号强大，频率稳定的正弦波。整形电路再将正弦波变成方波送到数字电路中供其使用。
问题在于晶振的输出能力有限，它仅仅输出以毫瓦为单位的电能量。在
IC(集成电路)内部，通过放大器将这个信号放大几百倍甚至上千倍才能正常使用。
IC间一般是通过铜走线相连的，这根走线可以看成一段导线或数段导线，导线在切割磁力线的时候会产生电流，导线越长，产生的电流越强。
现实中，磁力线不常见，电磁波却到处都是，例如：无线广播发射、电视塔发射、手机通讯等等。晶振和IC之间的连线就变成了接收天线，它越长，接收的信号就
越强，产生的电能量就越强，直到接收到的电信号强度超过或接近晶振产生的信号强度时，IC内的放大电路输出的将不再是固定频率的方波了，而是乱七八糟的信
号，导致数字电路无法同步工作而出错。
所以，画PCB(电路板)的时候，晶振离它的放大电路(IC管脚)越近越好。
5、单片机晶振与速度的疑问，执行一条指令的周期不是由晶振决定的吗。那么比如51单片机和MSP430，给51接高速晶振，430接低速的，是不是51跑的要快?是不是速度单片机速度仅仅与晶振有关，关键是单片机能不能支持那么大的晶振?我的理解对吗?
答：每个单片机的速度是受到内部逻辑门电平跳变速度的**的。
你说的没错，对于一个51，给他用更高的晶振，速度会快些。
但是对于高级的单片机就不一样了。高级单片机内部，一般都是有频率控制寄存器的，所以，简单的增加晶振，可能达到单片机的极限，导致跑飞。
6、单片机的运行速度和晶振大小的关系，若单片机的最高工作频率是40M,晶振是否可以选择24M或更高，但不超过40M，这样单片机的运行速度是否大增?长期在此工作频率下对单片机是否有不良影响?单片机对晶振的选择的原则是怎样的?谢谢!
答：当然是有影响的,单片机的工作速度越快,功耗也越大,受干扰也会越厉害,总之最高能跑40M的,跑不超过40M的是没有问题的,只是对相关的技术(如PCB的设计元件的选取等)会高去很多.
7、请问：有什么方法可以确定某一款单片机在某一大小的晶振下是否能正常工作?
答：晶振好比单片机的心脏
晶振选择太高不太合适，具体晶振上限是多少，恐怕测不出来，只能按照人家单片机的要求，一般STC系列单片机上限是35M或40M，stc单凭上写的有，如STC11F16XE
35I-LQFP44G其中35I就是晶振最高35M的工业级芯片。
超过上限会出现什么样的问题，没有测试过，一般晶振选择12M的比较多，如果选择STC
1T指令的，就相当于12*12=144M的晶振。如果用于串口通信，建议选用11.0592M的或22.184M，选择晶振最主要还是参照人家的说明书。
8、4个AT89C51单片机能否用一个12M的晶振使其都正常工作?一个采用内部时钟方式,其余三个用外部方式...那我四个都用内部方式可以不(将4个单片机都并联在一个晶振上)?
答：可以，其中一个正常接晶振，他的XTAL2输出接到另外三个的XTAL1输入上。
9、AT89C51单片机4兆的晶振能不能启动?
答:当然可以，看看datasheet吧，我估计1M的都可以
还有的单片机如2051可能还可以低
台系日系有的可以到32.768kHz
10、89c51单片机的复位电路中常采用12MHZ的晶振，实际上市场上稍小于12MHZ，为什么呢?急求
答:需要串口通讯时一般是用11.0582MHZ的，这样波特率才好算。
用12MHZ的工作周期就容易计算。
11、单片机晶振上电不起振，但是手碰一下晶振就起振了，为什么?
:看看晶振配的电容焊了没有，值有没有错误?
12、怎么判断单片机晶振是否起振呀?急急!!
答：最简单是用示波器，另外你可以看一下电源是否正常
13、怎样判断单片机外部晶振有没有起振?我的STC89C52单片机本来是好好的后来不行了，我换了个晶振就好了。但是过了几个小时后又不行了，是怎么回事。还有就是怎样判断晶振是否起振?
第一点：先换一块单片机试试，问题还在则排除单片机;
第二点：可能是虚焊造成的，这点要注意;
第三点：我用STC89C52也碰到过类似的问题，换了块晶振就OK了，好像STC起振不橡AT89S52那么顺。
其实对于STC89C52可以直接看30脚(ALE)，接个灯，起振一下子就能看出来了。
14、我用msp430的单片机，可是外部的两个晶振总是无法起振，没用。请问是什么原因?线路连接是对的，32768HZ没有接外接电容。8M的晶振接56PF的电容。
答：32.768K的晶振接两个30P的电容试试，还有8M的晶振的电容也换成30P的。
15、MSP430单片机8MHz的晶振，计数器TAR增加一次
需要多少时间?
答：MSP430单片机的晶振频率可以自己设置的，是使用外部晶振还是内部振荡器做始终源，还有MCLK,SMCLK,ACLK的选择，分不分频等都有影响
我现在有点忘了，不过你可以看看文档，计数器是使用mclk,smclk,ACLK的哪一个，在判断是否分频设置，一般在1Mhz
TAR加一次是1us,那么8M是1/8us自己算吧。
16、如果MSP430单片机不初始化晶振，那么单片机用什么作为时钟?DCO的频率大概是多少呢?
答：内部DCO，不同系列的DCO默认频率不同，要参看手册。4系列的好像是1M。
17、没有程序的空白单片机，外部晶振能起振么?
答：没有内部晶振的单片机，外部晶振可以起振,如传统类MS51系列单片机有内部晶振的单片机，外部晶振不会起振，需要对外部晶振进行配置后才会起振，如果不对外部晶振进行配置仍使用内部晶振，如silicon
lab系列c8051f**单片机
18、dspic30f6014单片机能够烧写程序，却不能运行。晶振没有起振(换过了也没用)，复位电压测量为5v，电源正常，(是成熟产品，只是偶尔会出现这种情况)
答：01、重新检讨振荡电路所用零件(晶振与电容)及晶振附近的pcb布局
02、检查配置位是否正确
03、还可找FAE谘询
19、为什么at89c52
P1.0输出2.5v电压，单片机好像未工作，晶振波形是不规则的正弦波可不可以?线路板没有达到预想效果，发光二极管一直亮，感觉还是单片机的问题，P1.0输出2.5v电压，看门狗用的X5045，不知何原因找了好几天了。
答：将看门狗拿掉，暂时做成最小系统，既只有电源、8952、晶振和两只30P左右的电容。
将P1.0口置1，测试该口的电压是否在2.5V以上;
将P1.0口置0，测试改口电压是否约为0V。
是的话就是OK的，否则就要看看电源电压、晶振、8952了。电源电压是5+、-0.25V，且纹波一定要小
20、单片机测试晶振电压时会对工作状态有影响吗?
我的51单片机从P2口连了两个发光二极管，正常时是只有一个亮。我插上电源后，结果两个都亮了。于是我就测量晶振电压，但是我黑表笔接地，红表笔一碰晶振引脚时，两个发光二极管中，就有一个会熄灭，一放开就两个都亮。
每次刚插电源的时候，两个晶振引脚分别时1.9V，1.5v,但是稍微过了一会儿，两个引脚就分别成了5.4V和0.02V了。
答：会有一点影响，对频率会有影响，严重的会导致晶振停振。因为你万用表一加上去相当于在振荡电路上又并上或串上了分部电容电阻电感等，就影响到了原来电路的状态。
21、制作max232下载单片机，工作电压都正常，要外加晶振嘛?c
答：当然要加，如果没有外加晶振，那么单片机的时钟电路就没有了，导致单片机串口就不能进行数据传输了，最终你这个下载器具就不能下载程序了。
22、静态工作点对晶振振荡有什么影响?
具有高Q值的晶振对放大器的选择并不敏感，但在过驱动时很容易产生频率漂移(甚至可能损坏)。影响振荡器工作的环境因素有：电磁干扰(EMI)、机械震动与冲击
23、我用的是外置4M晶振加两个30pf瓷片电容，用示波器测频率正常，但峰峰值有的板子是6V左右，有的是3V左右，板子功能正常但我怕电压低的不稳定，不知道
晶振测试有没有依据可查或相关资料，多谢大家啦!!!
没关系的.峰峰值不同是电容和晶振的参数离散导致的.只要正常工作,就可以.单片机里面都有放大处理的,它们都是放大展成方波来使用的.峰峰值多高都没用.
你那电压高的倒应该看看,pic一般工作电压是5V,怎么振荡器会进来这么高电压?
我一般都是在CPU晶振输入端串联一个电阻使用的.
24、我用的是外置4M晶振加两个30pf瓷片电容，用示波器测频率正常，但峰峰值有的板子是6V左右，有的是3V左右，板子功能正常但我怕电压低的不稳定，不知道
晶振测试有没有依据可查或相关资料，多谢大家啦!!!
没关系的.峰峰值不同是电容和晶振的参数离散导致的.只要正常工作,就可以.单片机里面都有放大处理的,它们都是放大展成方波来使用的.峰峰值多高都没用.
你那电压高的倒应该看看,pic一般工作电压是5V,怎么振荡器会进来这么高电压?
我一般都是在CPU晶振输入端串联一个电阻使用的.
25、pic单片机
AD采样程序有源晶振应该如何选择?
如果使用片内振荡器，是不是必须要外接谐振器?
我如果外接有源晶振，选用那种频率较好?我听说4MHz的并不理想。外接20MHz的可以吗?这个是怎样选择的啊。
答：用片内振荡器不需要外接谐振器。
如果你的单片机只做AD采集转换，那就不需要太高的频率，内部4Mhz振荡器即可。
但如果还要做其他对时序要求较严的工作比如说总线通信，那就要考虑使用外部振荡器，因为内部振荡器的误差太大(即使校准了还有1%的误差)
，而用多大的晶振要看工作要求，频率越高单片机功耗越大。但只做AD的话，4M够了。
26、大家好。我想问个pic单片机的问题：晶振频率不一样。编译器自己带的库延时函数延时一样吗?比如晶振20MHZ
delayus(1)和5MHZ delayus(1)是同是1us吗?
因为频率不一样,编译时候你的设置不一样,编译时候自然计算需要的倍数,参数就不一样了.
但可能因为频率除不尽的缘故,有一点点差异（本文来自凯越翔电子）
分析的不错，上海唐辉-专业晶振供应，EPSON、NDK、KDS等都有。
Powered by非常实用、超详细的锁相环常见问题解答~（转）-电子产品世界论坛
非常实用、超详细的锁相环常见问题解答~（转）
在ADI中文技术支持论坛看到了这个个资料，对于PLL学习和设计来说都非常实用的好资料，转发过来，希望对大家有帮助（原贴链接 ）
问题：参考晶振有哪些要求？我该如何选择参考源？
答案：波形：可以使正弦波，也可以为方波。
功率：满足参考输入灵敏度的要求。
稳定性：通常用TCXO，稳定性要求& 2 ppm。这里给出几种参考的稳定性指标和相位噪声指标。
频率范围（MHz）
频率稳定度（ppm）
相位噪声dBc/Hz@10kHz
普通晶体振荡器SPXO
+/-10~+/-100
压控晶体振荡器VCXO
+/-1~+/-50
&&&&&&&&&&
温度补偿晶体振荡器TCXO
+/-0.1~+/-5
压控振荡器VCO
恒温控制晶体振荡器OCXO
-150, -120@10Hz
频率范围： ADI提供的PLL产品也可以工作在低于最小的参考输入频率下，条件是输入信号的转换速率要满足给定的要求。
例如，ADF4106的数据手册要求的最小参考输入信号REFIN为20MHz，功率最小为-5dBm，这相当于转换速率（slew rate）为22.6V/us，峰峰值为360mV的正弦波。具体计算如下：对正弦波Vp*sin(2*pi*f*t)而言，转换速率Slew Rate=dv/dt|max=2*pi*f*Vp。那么我们来考察功率为-5dBm（50欧姆系统）（Vp=180mV）的信号，其峰峰值为360mV，其转换速率为
Slew Rate=dv/dt|max=2*pi*f*Vp=22.6V/us
所以，只要REFIN功率满足要求，并且输入信号的转换速率高于22.6V/us ，REFIN可以工作在低于20MHz的条件下。具体实现是，一个转换时间为146ns的3.3V CMOS输入可以很容易的满足该项要求。总的来说，用功率较大的方波信号作为参考可以使REFIN工作在低于数据手册上给出的最低频率限制。
在PLL频率综合器的设计中，我们推荐使用温度补偿型晶振（TCXO）。在需要微调参考的情况下使用VCXO，需要注意VCXO灵敏度比较小，比如100Hz/V，所以设计环路滤波器的带宽不能很大（比如200Hz），否则构成滤波器的电容将会很大，而电阻会很小。普通有源晶振，由于其温度稳定性差，在高精度的频率设计中不推荐使用。
问题：请详细解释一下控制时序，电平及要求？
答案：ADI的所有锁相环产品控制接口均为三线串行控制接口。如图1所示。要注意的是：在ADI的PLL产品中，大多数的时序图如图7中上面的图所示，该图是错误的，正确的时序图如图7中下面的图所示，LE的上升沿应跟Clock的上升沿对齐，而非Clock的下降沿。
图1 PLL频率合成器的串行控制接口（3 Wire Serial Interface）
控制接口由时钟CLOCK，数据DATA，加载使能LE构成。加载使能LE的下降沿提供起始串行数据的同步。串行数据先移位到PLL频率合成器的移位寄存器中，然后在LE的上升沿更新内部相应寄存器。注意到时序图中有两种LE的控制方法。
SPI控制接口为3V/3.3V CMOS电平。
另外，需要注意的是对PLL芯片的寄存器进行写操作时，需要按照一定的次序来写，具体请参照芯片资料中的描述。特别地，在对ADF4360的寄存器进行操作时，注意在写控制寄存器和N计数器间要有一定的延时。
控制信号的产生，可以用MCU，DSP，或者FPGA。产生的时钟和数据一定要干净，过冲小。当用FPGA产生时，要避免竞争和冒险现象，防止产生毛刺。如果毛刺无法避免，可以在数据线和时钟线上并联一个10~47pF的电容，来吸收这些毛刺。
问题：控制多片PLL芯片时，串行控制线是否可以复用？
答案：一般地，控制PLL的信号包括：CE，LE，CLK，DATA。CLK和DATA信号可以共用，即占用2个MCU的IO口，用LE信号来控制对哪个PLL芯片进行操作。多个LE信号也可以共用一个MCU的IO口，这时需要用CE信号对芯片进行上电和下电的控制。
问题：请简要介绍一下环路滤波器参数的设置？
答案：ADISimPLL V3.0使应用工程师从繁杂的数学计算中解脱出来。我们只要输入设置环路滤波器的几个关键参数，ADISimPLL就可以自动计算出我们所需要的滤波器元器件的数值。这些参数包括，鉴相频率PFD，电荷泵电流Icp，环路带宽BW，相位裕度，VCO控制灵敏度Kv，滤波器的形式（有源还是无源，阶数）。计算出的结果往往不是我们在市面上能够买到的元器件数值，只要选择一个最接近元器件的就可以。
通常环路的带宽设置为鉴相频率的1/10或者1/20。
相位裕度设置为45度。
滤波器优先选择无源滤波器。
滤波器开环增益和闭环增益以及相位噪声图之间的关系。闭环增益的转折频率就是环路带宽。相位噪声图上，该点对应于相位噪声曲线的转折频率。如果设计的锁相环噪声太大，就会出现频谱分析仪上看到的转折频率大于所设定的环路带宽。
问题：环路滤波器采用有源滤波器还是无源滤波器？
答案：有源滤波器因为采用放大器而引入噪声，所以采用有源滤波器的PLL产生的频率的相位噪声性能会比采用无源滤波器的PLL输出差。因此在设计中我们尽量选用无源滤波器。其中三阶无源滤波器是最常用的一种结构。PLL频率合成器的电荷泵电压Vp一般取5V或者稍高，电荷泵电流通过环路滤波器积分后的最大控制电压低于Vp或者接近Vp。如果VCO/VCXO的控制电压在此范围之内，无源滤波器完全能够胜任。
当VCO/VCXO的控制电压超出了Vp，或者非常接近Vp的时候，就需要用有源滤波器。在对环路误差信号进行滤波的同时，也提供一定的增益，从而调整VCO/VCXO控制电压到合适的范围。
那么如何选择有源滤波器的放大器呢？这类应用主要关心一下的技术指标：
低失调电压（Low Offset Voltage）&&&&& [通常小于500uV]
低偏流（Low Bias Current）&&&&&& [通常小于50pA]
如果是单电源供电，需要考虑使用轨到轨（Rail-to-Rail）输出型放大器。
这里提供几种常见的PLL滤波器应用放大器的型号。
AD711/2, AD797, AD820/2, AD8510/2, AD8605/6, AD8610/20, AD8651/2, OP162/262, OP184/284, OP249, OP27.
问题：PLL对于VCO有什么要求？以及如何设计VCO输出功率分配器？
答案：选择VCO时，尽量选择VCO的输出频率对应的控制电压在可用调谐电压范围的中点。选用低控制电压的VCO可以简化PLL设计。
VCO的输出通过一个简单的电阻分配网络来完成功率分配。从VCO的输出看到电阻网络的阻抗为18+(18+50)//(18+50)=52ohm。形成与VCO的输出阻抗匹配。下图中ABC三点功率关系。B，C点的功率比A点小6dB。
如图是ADF4360-7输出频率在850MHz~950MHz时的输出匹配电路，注意该例是匹配到50欧的负载。如果负载是75欧，那么匹配电路无需改动，ADF4360-7的输出级为电流源，负载值的小变动不会造成很大的影响，但要注意差分输出端的负载需相等。
ADF4360-7 输出匹配电路
问题：如何设置电荷泵的极性？
答案：在下列情况下，电荷泵的极性为正。
环路滤波器为无源滤波器，VCO的控制灵敏度为正（即，随着控制电压的升高，输出频率增大）。
& 在下列情况下，电荷泵的极性为负。&
环路滤波器为有源滤波器，并且放大环节为反相放大；VCO的控制灵敏度为正。
环路滤波器为无源滤波器，VCO的控制灵敏度为负。
PLL分频应用，滤波器为无源型。即参考信号直接RF反馈分频输入端，VCO反馈到参考输入的情况。
问题：锁定指示电路如何设计？
答案：PLL锁定指示分为模拟锁定指示和数字锁定指示两种
鉴相器和电荷泵原理图
数字锁定指示：当PFD的输入端连续检测到相位误差小于15ns的次数为3(5)次，那么PLL就会给出数字锁定指示。
数字锁定指示的工作频率范围：通常为5kHz~50MHz。在更低的PFD频率上，漏电流会触发锁定指示电路；在更高的频率上，15ns的时间裕度不再适合。在数字锁定指示的工作频段范围之外，推荐使用模拟锁定指示。
模拟锁定指示对电荷泵输入端的Up脉冲和Down脉冲进行异或处理后得出的脉冲串。所以当锁定时，锁定指示电路的输出为带窄负脉冲串的高电平信号。图为一个典型的模拟锁定指示输出（MUXOUT输出端单独加上拉电阻的情况）。
模拟锁定指示的输出级为N沟道开漏结构，需要外接上拉电阻，通常为10KOhm~160kohm。我们可以通过一个积分电路（低通滤波器）得到一个平坦的高电平输出，如图所是的蓝色框电路。
误锁定的一个条件：参考信号REFIN信号丢失。当REFIN信号与PLL频合器断开连接时，PLL显然会失锁；然而，ADF41xx系列的PLL，其数字锁定指示用REFIN时钟来检查是否锁定，如果PLL先前已经锁定，REFIN时钟突然丢失，PLL会继续显示锁定状态。解决方法是使用模拟锁定指示。
当VCXO代替VCO时，PLL常常失锁的原因。
以ADF4001为例说明。VCXO的输入阻抗通常较小（相对于VCO而言），大约为100kohm。这样VCXO需要的电流必须由PLL来提供。PFD=2MHz， Icp=1.25mA，Vtune=4V，VCXO输入阻抗=100kohm，VCXO控制口电流=4/100k=40uA。在PFD输入端，用于抵消VCXO的输入电流而需要的静态相位误差
16ns&15ns，所以，数字锁定指示为低电平。
解决方法1，使用模拟锁定指示。
解决方法2，使用更高的电荷泵电流来减小静态相位误差。增大环路滤波器电容，使放电变缓。
问题：PLL对射频输入信号有什么要求？
答案：频率指标：可以工作在低于最小的射频输入信号频率上，条件是RF信号的Slew Rate满足要求。例如，ADF4106数据手册规定最小射频输入信号500MHz，功率为-10dBm，这相应于峰峰值为200mV，slew rate=314V/us。如果您的输入信号频率低于500MHz，但功率满足要求，并且slew rate大于314V/us，那么ADF4106同样能够正常工作。通常LVDS驱动器的转换速率可以很容易达到1000V/us。
Slew Rate = dv/dt |max= 2 * pi * f * Vp = 314V/us
问题：PLL芯片对电源的要求有哪些？
答案：要求PLL电源和电荷泵电源具有良好的退耦，相比之下，电荷泵的电源具有更加严格的要求。具体实现如下：
在电源引脚出依次放置0.1uF，0.01uF，100pF的电容。最大限度滤除电源线上的干扰。大电容的等效串联电阻往往较大，而且对高频噪声的滤波效果较差，高频噪声的抑制需要用小容值的电容。下图可以看到，随着频率的升高，经过一定的转折频率后，电容开始呈现电感的特性。不同的电容值，其转折频率往往不同，电容越大，转折频率越低，其滤除高频信号的能力越差。
另外在电源线上串联一个小电阻（18ohm）也是隔离噪声的一种常用方法。
问题：内部集成了VCO的ADF4360-x，其VCO中心频率如何设定？
答案：VCO的中心频率由下列三个因素决定。
VCO的电容CVCO
由芯片内部Bond Wires引入的电感LBW
外置电感LEXT。即
其中前2项由器件决定，这样只要给定一个外置电感，就可以得到VCO的输出中心频率。VCO的控制灵敏度在相应的数据手册上给出。作为一个例子，图2和图3给出了ADF4360-7的集成VCO特性。
图2 ADF4360-7 VCO输出中心频率与外置电感的关系
图3 ADF4360-7 VCO的灵敏度与外置电感的关系
电感的选取，最好选用高Q值的。Coilcraft公司是不错的选择。市面上常见的电感基本在1nH以上。更小的电感可以用PCB导线制作。这里给出一个计算PCB引线电感的简单公式，如图4所示。
图4 导线电感的模型
问题：锁相环输出的谐波？
答案：一般地，锁相环的输出都会包含基波的谐波分量。下图为ADF4360-7输出400MHz时的2nd，3rd和4th谐波分量，在芯片资料中一般都会给出这些指标。因为与基波离得比较远，所以用一个低通滤波器就可以很好地滤除掉。
问题：锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？
答案：参考晶振（TCXO，VCXO）和R分频，PLL电荷泵，压控振荡器（VCO），N分频。锁相环系统的相位噪声来源于四个部分，参考输入，反馈分频1/N，电荷泵，VCO。这四部分贡献项可以用公式来表示。
锁相环相位噪声贡献项模型
对来说，系统闭环增益为低通特性，所以在环路带宽内，参考输入的相位噪声和N分频的噪声占很大比例（所以相同的输出频率，通过改变鉴相频率的方法并不会改善带内的相噪，因为参考源并未变化）。同样对Scp2来说，它对系统的相位噪声的影响也取决于系统的闭环增益，与前面第一项的不同之处是，它还受限于电荷泵的增益Kd，所以在环路的带宽内，电荷泵的相位噪声也很重要。对Svco2&项来说，它对系统的相位噪声的影响取决于，而的幅频特性为高通，所以在环路带宽内VCO的贡献项可以忽略不计。如下图所示。
绿色线为参考源的相位噪声，绿色虚线代表经过低通后的相位噪声。红色实线为VCO的相位噪声，虚线是经过高通滤波器后的相位噪声。粉红色实线是PLL（鉴相器和电荷泵）的相位噪声，粉色虚线是经过低通滤波器的相位噪声。黑色实线为合成的相位噪声输出。
减小相位噪声的措施：
（1）增大鉴相频率（N变小）
（2）缩小环路带宽（限制噪声）
（3）增大电荷泵电流（Kd）
（4）参考晶振选用更低噪声的产品。
如果在频谱分析仪上测出的单边带相位噪声曲线的转折频率大于设计的环路带宽，说明系统的噪声太大，应该检查参考晶振，电荷泵的电流，PLL Core Power Level。
问题：为何我测出的相位噪声性能低于ADISimPLL仿真预期值？
答案：目前的PLL集成芯片所能达到的相位噪声基底大概为-216dBc/Hz。新推出的PLL该性能可能会更低。他们能够综合出低相噪的频率。然而要真正实现低相噪的频率，需要考虑很多的因素。ADISimPLL提供了预计相位噪声的一种方法，但是，这种预测，是在下列条件下进行的：
PLL芯片工作的电源纹波足够低--------------不会恶化噪声基底。
PLL芯片的RF反馈输入（VCO的输出）具有合适的驱动能力，-----------不容许计数器错误计数。
PLL芯片的REF参考输入具有合适的驱动能力，------------不容许参考计数器错误计数。
PLL环路滤波器的电阻不会增加任何额外的噪声，-------------不高于热（Johnson）噪声。
VCO的工作电压纹波足够小，--------不会恶化由于频率牵引引起的相位噪声。
环路滤波器屏蔽足够好，-----------VCO的控制线上不会串入其他干扰信号。
环路滤波器布局布线良好，------------防止出现来源于数字电路的窄脉冲出现在滤波器输入端并直接耦合到输出端。
& 实际的情况往往是：&
PLL或者VCO的电源直接来源于三端稳压器件。如果对指标要求不是很严格，这样的条件下也许能够正常工作，但是噪声太大的电源难以使低噪声的PLL达到低噪声的要求。
PLL附近存在数字电路，这是宽带噪声源，尤其是PLL与数字电路共用电源的情况下。
电源退耦不够。
电路设计匹配不好，尤其是射频输入口。
电路板布局布线问题。锁相环系统的杂散来源有哪些？减小杂散的措施有哪些？
PLL本身引入的杂散。以鉴相频率为间隔的杂散，这时锁相环中最常见的杂散信号。来源于电荷泵的漏电流，电荷泵源电流和汇电流及其失配。小数分频锁相环的固有杂散。
外界串扰引入的杂散这些串扰包括工频干扰，计算机显示器行频，场频干扰，手机，附近功率放大器。参考晶体（晶振）串扰。
良好的电源退耦
良好的布局布线
环路滤波器的阶数更高，带宽更窄。
提高鉴相频率，使得参考杂散落在环路带宽以外。
本振源板加屏蔽壳以屏蔽外界串扰
问题：锁相环锁定时间取决于哪些因素？如何加速锁定？
答案：定性分析：设初始频率f1，终止频率f2，频率跳变量fjump=|f1-f2|，频率锁定误差容限ftol，环路带宽BW。锁定时间LT。
环路带宽直接决定了锁定时间。环路带宽越大，锁定时间越短，反之，锁定时间越长。
频率跳变的大小决定锁定时间。频率跳变越大，锁定时间越长，反之，越短。但是应该指出，如果频率跳变量和频率误差按等比例变化，那么锁定时间相等。
最佳锁定时间LT需要45~48度的相位裕度。所定时间的经验公式：
加速环路锁定的方法：（1）增大环路带宽。环路带宽与锁定时间是一对矛盾。设计工程师需要对其作出折衷选择。增大环路带宽，同时意味着降低了对杂散信号的衰减，增大了相位噪声。如果增大环路带宽到大于鉴相频率的五分之一，环路可能变得不稳定，并导致彻底失锁。（2）增大鉴相频率。鉴相频率决定了反馈分频和参考频率的比较速度，从而加快了电荷泵对环路滤波器的充放电，到达预定的控制电压，有效减小锁定时间。需要注意的是，鉴相频率的增大，往往意味着需要增加环路带宽。（3）采用两个锁相环，乒乓式工作。两个频率之间采用高速开关进行切换。（4）采用具有快速锁定能力的锁相环产品：ADF4193，其锁定时间可以满足GSM基站的要求（20us）。（5）另外，环路滤波器的电容（尤其是C2的影响），请选用低介电吸收（Dielectric Absorption）（DA）的电容，如介质为聚丙烯材料的电容，其DA典型值为0.001%~0.02%。（6）避免控制电压工作在地和电荷泵电压Vp附近。相应于输出频率的控制电压最好在Vp/2附近。
问题：为何我的锁相环在做高低温试验的时候，出现频率失锁？
答案：高低温试验失败，可以从器件的选择上考虑，锁相环是一个闭环系统，任何一个环节上的器件高低温失效都有可能导致锁相环失锁。先从PLL频率合成器的外围电路逐个找出原因，如参考源（TCXO，）是否在高低温试验的范围之内？ADFxxxx系列产品的温度范围为-40~+85度。
问题：非跳频（单频）应用中，最高的鉴相频率有什么限制？
答案：如果是单频应用，工程师都希望工作在很高的鉴相频率上，以获得最佳的相位噪声。数据手册都提供了最高鉴相频率的值，另外，只要寄存器中B & A，并且B & 2，就可能是环路锁定。
通常最高频率的限制是：
这里P为预分频计数器的数值。ADF4xxx产品的预分频值最小可以到8/9，容许他们工作在较高的鉴相频率上。
问题：频繁地开关锁相环芯片的电源会对锁相环有何影响？
答案：不建议频繁地开关锁相环的电源，这可能会使芯片暂时进入一种不稳定的电源状态（下电时电容泻放电荷不充分，上电时电容充电不充分），从而导致锁相环不能锁定。如果产品要求如此，则可使用芯片资料中提到的“CE pin method”来对芯片进行上电和下电。
问题：您能控制PLL芯片了么？，R分频和N分频配置好了么？
答案：检查方法，Power Down观测电流变化，MUXOUT引脚观测内部信号，如VDD，GND，R分频输出，N分频输出，等等。
时序要正确。控制电平要兼容。这一步是基础。SPI口可以用MCU，DSP，或者FPGA提供。
问题：您的晶振输出功率有多大？VCO的输出功率有多大？
答案：功率要满足输入灵敏度的要求。参考计数器和反馈计数器不会错误工作。
问题：您的PFD鉴相极性是正还是负？
答案：具体设置详见鉴相器极性设置。（在ADF4113HV中关于鉴相器极性的描述有误，鉴相器极性位应该是1表示正，0表示负）
问题：您的VCO输出频率是在哪一点？最低频率？最高频率？还是中间的某一点？VCO的控制电压有多大？
答案：确保VCO的控制电压在预期的范围之内。
问题：您的PLL环路带宽和相位裕度有多大？
答案：为了使锁相环易于锁定，开始可以设计一个环路带宽等于鉴相频率1/10的低通滤波器，环路锁定后，可以进一步调节到更窄的环路上。45度的相位裕度，可以确保环路是稳定的。
问题：评价PLL频率合成器噪声性能的依据是什么？
答案：PLL频率合成器的噪声基底（Phase Noise Figure of Merit）（）是一个重要依据。该指标是将鉴相频率，反馈分频系数归一化后的相位噪声指标。
PLL频率合成器输出的相位噪声与鉴相频率以及反馈分频系数 之间的关系是
改写该方程，
我们可以从噪声基底得出期望输出频率的带内相位噪声。
另外，电荷泵三态输出时的漏电流是评价鉴相频率较低时杂散性能的一个指标。ADF4xxx系列PLL产品的漏电流典型值为1nA。
问题：小数分频的锁相环杂散的分布规律是什么？
答案：小数分频的锁相环由于应用在工作的鉴相频率较高，所以其参考杂散也会分布到偏离载波很远的位置上，环路滤波器可以进行有效抑制。所以在实际使用中，这种参考杂散可以不予考虑。但是由于反馈中引入了小数，特定的小数部分也会引起相应的杂散。其分布规律如下。设小数部分的分母为DEN：
（1）一阶分数杂散。最大的杂散为分子为1或者DEN-1，其次，第二大杂散为和，再次，第三杂散的分子为和…，注意，如果正好为整数，那么分子为和处的杂散为0。
（2）二阶分数杂散。最大杂散分布在分子为2和DEN-2处。
（3）高(K)阶分数杂散。最大杂散分布在分子为(K)和DEN-K处。
注：这里FLOOR是去小数取整的意思。 阶杂散分布在偏离中心频率处。
问题：到底用小数分频好还是整数分频好？
答案：从相噪性能上看，小数分频锁相环可以工作在较高的鉴相频率，分频系数N小，在较小信道间隔的应用中，与整数分频的锁相环相比，可以获得较好的带内相位噪声。这时，小数分频的锁相环是首选。但是如果是单频或者信道间隔很大（&几百kHz）的应用，小数分频的这种低相噪优势并不明显。整数分频的锁相环同样可以达到高鉴相频率，低相噪的目的，甚至会超过小数分频的锁相环。另外也需要考虑由于采用了杂散补偿电路，所以该电路会增加环内的相位噪声。
从杂散性能上看，在较小的信道间隔（&10kHz）上，小数分频锁相环远远好于整数分频锁相环，原因是，较小的鉴相频率条件下，由电荷泵漏电流引起的杂散较大。在较大的信道间隔（&1MHz）上，小数分频的锁相环的杂散性能也会比整数分频的锁相环好。在中等的信道间隔（10kHz，1MHz）上，二者表现出差不多的杂散性能。一个通用的规则是，在200kHz的信道间隔以下，小数分频的杂散性能优于整数分频。小数分频的锁相环需要良好的频率规划，以避开大的杂散出现。所以使用起来，难度较大。整数分频的锁相环就没有这种限制，容易使用。
从锁定时间上来讲，小数分频锁相环通常比整数分频的锁相环快。
小数分频锁相环因为需要额外的杂散补偿，需要更大的功耗。
小数分频锁相环相比整数分频，价格较高。
问题：ADI提供的锁相环仿真工具ADISimPLL支持哪些芯片，有什么优点？
答案：ADISimPLL目前的版本为3.0。支持所有ADFxxx系列的锁相环产品，包括独立的PLL频率合成器和短程无线收发模块ADF70xx系列产品。还没有提供DDS和PLL混合产品（如AD9956，AD9858）的模型。
优点：ADISimPLL大大简化了锁相环设计，这要输入给定条件下的参数（参考输入频率，鉴相频率，输出频率，VCO控制灵敏度，环路带宽，相位裕度，锁定指示方式，环路滤波器的类型等），ADISimPLL就可以方便的计算出环路滤波器的参数值。设计工程师只需要选择最接近的电阻电容就可以轻松完成设计。
ADISimPLL可以给出输出的相位噪声曲线以及锁相环路各个组成部分的相位噪声曲线。只要所设置的模型接近实际的元器件参数，就能保证总的合成相位噪声与实际测试值相吻合。
ADISimPLL提供计算P，A，B，R计数器的值，以方便寄存器的配置。
ADISimPLL可以提供设计工程师所设计的低通环路滤波器的开环和闭环幅频，相频响应。确保设计的系统具有足够的相位裕度，使得系统稳定。
在ADISIMPLL V3.0中，菜单选项中的Tools-Chip Programming选项中，可以看到R，A，B的值，但需要注意的是该工具中给出的R的值是错误的，如下图，参考频率为100MHz，鉴相频率为1MHz，所以R应为100，正好为图中R值的两倍。
问题：分频 – 获得高精度时钟参考源？
答案：在这种应用中，参考频率输入直接输入到反馈分频输入端，VCXO输出的反馈到参考输入端。跟常规的锁相环应用，获得一个高频的信号不同，其目的是用来获得一个低频低噪声的时钟，其原理是利用了锁相环的窄带滤波作用。
问题：PLL，VCO闭环调制，短程无线发射芯片？
答案：如ADF7020/5就是这种应用。最大的传输速率可以达到250kbps。其传输速率受到环路带宽的限制。
问题：PLL，VCO开环调制？
答案：开环VCO调制应用受环路带宽的影响较小，可以达到更高的数据速率。比如欧洲无绳电话系统DECT（the European Cordless Telephone System），其载波的频率范围1.77GHz~1.90GHz，数据速率可以达到1.152Mbps。其方框图如下。
开始，环路闭合，频率锁定到fOUT = N. fREF；环路打开，电荷泵高阻，开启调制的数据，通过高斯滤波器后形成对VCO的控制电压。输出的频率为v*Kv；最后，突发数据完成后，环路重新回到闭环的状态下。
问题：时钟净化----时钟抖动（jitter）更小？
答案：利用锁相环的窄带滤波作用，可以滤除嘈杂时钟上的带外噪声，从而使得时钟抖动更小。ADI提供基于锁相环的时钟分配产品。AD。
问题：时钟恢复（Clock Recovery）？
答案：在有线通信中，常常传送数据的同时，也传送一个时钟。这样就需要一个额外的时钟线。我们可以从传送的数据中用锁相环来恢复时钟，这样就降低了成本。（基础：在传送的数据中有足够多的高低跳变以便使PLL锁定到时钟频率上。）ADI的时钟恢复产品有：ADN2804/7，ADN/4/5/6/7/9，ADN2865。
匿名不能发帖！请先 [
Copyright (C) 《电子产品世界》杂志社 版权所有