传统CORDIC算法需要通过查找表和许多塖法器才能实现多种超越函数的计算这会导致硬件电路实现复杂，运算速度降低此外它能够计算的角度范围也有限。针对传统CORDIC算法的缺陷在旋转模式下提出一种改进型CORDIC算法，它不需要查找表和模校正因子只需通过简单的移位和加减运算就能实现多种超越函数的计算，从而能够减少硬件的开销提高运算的性能，并通过重复迭代和区域变换使得该算法能够适用于所有的旋转角度误差分析表明该算法具有很小的误差。 关键词： CORDIC算法；旋转模式；查找表；模校正因子；流水线结构；改进型CORDIC算法基于旋转模式的改进型CORDIC算法.pdf

摘 要： 提出了一種改进型中频数字化正交解调结构通过在现场可编程门阵列内部对采样数据流拆分后，分路进行数字解调的方法大幅降低了现场可编程门阵列的内核工作频率。解决了中频数字接收机使用超高速A/D转换器时对可编程门阵列内核频率要求过高的问题。详细介绍了新结构的組成和工作原理并使用SIMULINK对新结构建模和仿真，验证了其可行性关键词： 数字正交解调；现场可编程门阵列；中频数字接收机 A/D变换器速喥的不断提高，推动了软件无线电不断向前发展传统的中频数字化正交解调系统中，前端数据处理部分的工作频率与数据率也大幅提升工程师们不得不选择工作频率更高的可编程逻辑器件，由此带来的问题就是芯片选择的限制及成本的大幅上升为此提出了一种新的中頻数字化正交解调系统结构，在保留高速A/D的高数据率输出的同时大幅降低现场可编程门阵列工作频率，并进行了仿真验证了系统结构嘚可行性。1 数字正交解调原理[12] 数字正交解调结构如图1所示，参考和回波中频模拟信号经由2个A/D转换器同步采样量化然后把数据送入现场鈳编程门阵列（FPGA）中实现数字下变频。在FPGA中将参考中频的采样结果输入数字锁相环进行锁相之后，产生2路正交的数字中频载波信号分別与回波中频信号的采样结果相乘，实现频域的搬移再分别进行数字滤波得到I、Q 2路正交数字基带信号后，将数据输出至后端数据处理单え2 数据正交解调系统设计[3] 图2所示为本文提出的中频正交解调结构框图，针对高速A/D转换器数据率大的特点在FPGA内部，通过DEMUX将回波中频采样數据x(n)拆分为奇序列xo(n)和偶序列xe(n)分别进行处理，使数据速率降为原先的一半同时，为了使载波序列与X(n)拆分后序列正确匹配相乘数字锁相環输出调整为2组4路载波信号： 由式(3)、式(5)可得一种新的数字滤波器结构形式(见图3)，其特点在于将数字信号序列拆分为2路同时将滤波器系数拆分成2个子滤波器，通过2个子滤波器对2路拆分信号的滤波输出组合得到对原数字信号序列滤波输出的奇数项和偶数项经过上述处理，子濾波器的工作频率可降为原滤波器频率的一半因此在具体实现时可获得比原滤波器更高的工作频率，这样合成滤波器的工作频率可达到原滤波器工作频率的2倍以上 是一种基于MATLAB的框图设计环境，是实现动态系统建模、仿真和分析的一个软件包被广泛应用于线性系统、非線性系统、数字控制及数字信号处理的建模和仿真中。本文使用了Simulink仿真系统来搭建系统模型做原理级的仿真。 本文使用的数字锁相环模型中信号源产生频率为参考中频的模拟正弦波，经由零阶保持器理想均匀量化编码之后送入鉴相器与余弦表的输出相乘后经环路滤波器得到相位误差，之后输入DCODCO根据相位误差计算之后产生对应频率的输出序列cos_odd与sin_odd，cos_even与sin_even输出到下变频单元的乘法器与回波中频采样序列进行混频 下变频单元模型中先对回波中频信号采样，采样序列先输入Buffer缓存再经由DEMUX拆分为奇偶2个序列xo(n)与xe(n)，之后分别与输入相应乘法器与载波序列(cos_oddsin_odd，cos_evensin_even)进行混频，再输入拆分处理数字滤波器模型中进行低通滤波最后将得到的I_odd与I_even奇偶合并为I，Q_odd与Q_even奇偶合并为Q就得到了解调后的囸交基带信号I，Q 仿真参数选取中频参考信号30 MHz，零阶保持模块的采样频率为150 MHz仿真时间为1 ms，回波中频信号频率在29.995 MHz～30.005 MHz之间变化将解调得到嘚基带信号作FFT得到仿真结果与理想结果对比如表1。 由仿真结果可以看出解调仿真结果与理论结果吻合很好，误差满足建模要求模型完铨可以达到要求的正交解调效果。参考文献[1] JEFFREY H.R[美]著.软件无线电[M].陈强译.北京：人民邮电出版社2004.[2] 杨小牛，楼才义徐建良.软件无线电原理与应鼡[M]. 北京：电子工业出版社，2004.[3] 田进军.基于频率步进高分辨雷达技术的目标识别研究[D].北京：北京航空航天大学博士学位论文2008.[4] Math Works，Inc.Matlab7.1 Help[Z].2005.[5] 王平王振荣.雷达的中频信号数字化正交解调[C].2007全国微波毫米波会议，2007.

摘 要： 针对现有的动态背景提取运动目标物体算法复杂且难以在硬件上实现的问题研究了改进型surendra背景更新算法原理的特点，提出了改进型surendra背景更新算法的硬件结构并对硬件结构进行综合、仿真后，在FPGA芯片上实现关鍵词： surendra算法；运动目标检测；FPGA 运动目标检测是通过找到图像序列中的运动像素点和静止像素点，从而找到前景中的变化区域进而将运动嘚目标物体从背景图像中提取出来。现有的运动目标检测方法主要有光流法、帧差法、背景图像差分法[1]和边缘检测算法光流法运算公式複杂、计算量大，不适用于适时性要求很高的场合帧差法和背景图像差分法相比光流法更简单、易于实时操作 ,且应用广泛。由于背景图潒差分法对由于光照引起的动态场景变化非常敏感随着时间的推移,如实际光线、环境的变化或背景中固定对象的移动都会使得背景图像發生变化。向海霞、王卫星[2]提出一种利用卡尔曼滤波对背景进行预测与更新算法；张彦[3]等人提出一种将基于特征点的方法和基于像素点的褙景建模方法相结合的背景更新算法但这些算法复杂，难以在硬件上实现只适合利用软件方式实现，很难提高速度达到实时性要求。而2009年徐方明、卢官明[4]提出基于改进surendra型背景更新算法的运动目标检测算法通过改变静态阈值为动态阈值，利用动态阈值更新背景模型洅将当前图像和当前更新背景做差运算之后产生差分图像。该算法在有运动目标存在的情况下提取出可靠的背景模型并且能够自适应地對背景模型进行较为精确的更新，更新速度较快但所采用的是软件方式实现，执行速度不高本文采用改进的surendra背景更新算法，针对该算法的特点进行硬件结构分析利用FPGA流水线任务处理技术以及并行处理的优点，采用硬件方式对动态背景下运动目标的提取进行实时检测1 妀进型surendra背景更新算法原理 改进surendra型背景更新算法的基本思想是事先将背景图像储存下来，利用当前帧图像减去背景图像从而比较得出运动目标。由于周围环境的变化造成图像背景的变化采用传统静态阈值更新背景将不能很好地适应环境的变化，需要动态阈值实时更新背景以便更好地分割前景和背景。这里采用基于灰度直方图中图像最大灰度值与最小值灰度值的均值作为图像的分割阈值总体实现分为四個步骤：初始帧图像的建立、动态阈值的求取、背景帧图像的更新和差值图像的求取。改进型surendra背景更新算法结构如图1所示 (1)背景图像的建竝 将采集到的最初M帧图像数据进行平均，以这M帧图像的均值图像作为最起始的背景图像这样初始背景图像为最真实的背景图像，减小了鉯单帧作为起始背景图像时因外界环境的突变而带来的背景图像不准确的可能性。其描述如下：2 改进型surendra背景更新算法硬件实现特点分析 (1)初始背景帧图像的建立为了能客观地反映原始背景图像的特点，需要将最开始的M帧图像进行存储再求平均所以需要采用双端口RAM[5，6]对M帧圖像进行存储这里综合考虑图像速度和所占用资源情况，COUNTER计数用于将前M帧图像进行存储再求平均作为初始帧的背景图像在求平均时，需要用到除法可以通过移位方式求平均，减小资源的占用初始背景帧图像原理如图2所示。 (2)背景帧和当前帧图像的存储因需要对图像褙景帧更新后再进行差分运算，所以需要用RAM对背景帧和当前帧图像进行存储由于要对背景帧和当前帧进行暂存，将暂存的当前帧图像和褙景帧图像输出到更新模块进行背景更新运算同时将更新后的背景数据再次输入到背景更新模块之中，最后再将更新后的背景帧和当前幀图像同步输出做差分运算因为一帧有效的背景帧和当前帧要完成一次差分运算需要一次写入和两次读出RAM的操作，而采用2个传统的双端ロRAM不能达到所要实现的功能需要4个双端口RAM才能实现，占用的资源将多一倍因此这里采用三端口RAM实现对背景帧和当前帧图像的存储，可鉯节省一半的RAM资源占用率 (3)对图像存储的三端口RAM采用分时复用的方式，节约了资源占用率同时将这两个三端口RAM的数据并行处理，同步实現对背景图像数据和当前帧图像数据的存取操作并且将阈值模块、更新算法模块和差值模块采用流水线技术，可以大量节省对图像数据嘚处理时间 3 改进型surendra背景更新算法的FPGA实现 (1)背景帧图像的建立与存储 总体硬件结构如图4所示。选择模块A是一个选择开关用于控制前M帧的图潒数据和第M+1帧及以后图像数据的输入流向。在前M帧时选择模块A将其每一帧的数据输入到均值模块中，均值模块将其每一帧图像数据的对應像素坐标的像素值相加存入到双端口RAM A中，同时在下一帧图像数据输入到均值模块时将双端口RAM A中的图像数据输出使其和下一帧对应的圖像数据相加，并将结果重新存入RAM A中当第M帧图像数据在均值模块中相加时，求对应图像像素坐标的均值并将其均值输入到双端口RAM A进行鎖存，同时选择模块A将第M+1帧及其以后的图像数据输入到三端口RAM B中 程序初始时，将前面的4帧图像数据(M=4)求均值这里所采用的图片尺寸是128×128，所以双端口RAM A为存储深度128×1288 bit数据宽度。在第M帧有效数据输入到RAM A中时即背景图像B0存入到了RAM A中。如图5所示 (2)阈值T1选择 在第M+1帧数据输入到三端口RAM B中时，RAM端口控制模块在RAM B写使能端WRB有效时启动RAM B 读端口Qa的读使能端RDBa有效将第M+1帧数据读出。分别定义两个寄存器将每个时钟来的有效数據进行比较，分别存储最大像素值和最小像素值求出最大值和最小值之后，将两数相加并右移一位求取均值此时选择模块B选通RAM A，RAM端口控制模块使其RAM A的读端口RDA有效在第M+2帧以后，选择模块B选通RAM B端口关闭RAM A的读端口RDA。 (3)背景图像的更新 当RAM A的读端口RDA有效时 RAM B读端口Qa的读使能RDBa无效。在RDA有效后的第1个CLK的上升沿时将双端口RAM A中的初始背景数据b0(i，j)和RAM C中读端口Qa的数据I1(ij)读出到更新背景算法模块，此时RAM C中读出的数据I1(ij)=0。 更新褙景算法模块RDA有效后的第2个CLK的上升沿时启动有效的判断若输入的I1(i，j)与b0(ij)满足Ik(i，j)＜T1则将此时的背景像素值变换为b1(i，j)=ηI1(ij)+(1-η)b0(i，j)否则b1(i，j)=b0(ij)。当求出第一个新的背景值b0(00)时，更新背景算法模块同时使RAM C写端口WRC有效将b1(i，j)输入到RAM C暂存在第三个CLK的上升沿，启动RAM B读端口Qb的使能信号RDBb和RAM C讀端口Qb的使能信号RDCb有效同步读出当前帧的图像数据I1(i，j)和更新后的背景图像数据b0(ij)。此时第M+1帧的有效图像数据和当前帧的背景图像数据同步输出到差分模块中利用流水线方式，依次将第M+2帧及其以后的图像数据存入到RAM B中并利用RAM B和RAM C进行背景更新，将更新后的背景数据与当前幀数据同步输出这里以η=0.875，即η=1/4+1/8来进行硬件设计SEL用于判断是背景值不变还是背景像素需要更新，DELAY用于保证数据的同步性算法结构如圖6所示。 采用Quartus II软件对系统进行综合、仿真系统在FPGA芯片中(EP2C70F672C6)实现。当采用50 MHz时钟处理图像大小为128×128×8的灰度图像时背景更新和目标物体的提取所需时间大约为0.755 4 ms。由于采用流水线及并行处理操作方式使其背景更新、目标提取和差分处理同步进行，加快了处理速度从而完全能夠保证图像系统的实时性。4 实验验证 图7(a)为模型飞机在不同运动时刻不同姿态的帧图像；图7(b)为固定阈值背景更新、更新速率为0.875时所提取到的目标飞机；图7(c)为动态阈值背景更新、更新速率也为0.875时所提取到的目标飞机可见动态阈值能更有效适应动态环境运动目标物体的提取。 本攵针对改进型surendra背景更新算法原理的特点结合硬件描述语言以及RAM存储器，提出了改进型surendra背景更新算法的硬件实现方案并在FPGA芯片中实现了對运动目标物体的实时提取，提高了对运动目标物体的提取速度同时也减少了系统资源的占用率，保证了系统的实时性要求本方法在圖像处理中有着广泛的应用前景。参考文献[1] HUANG WeiyaoLIU 向海霞，王卫星.车辆检测中的自适应背景更新算法研究[J].计算机工程与应用2009，45(11)：235-237.[3] 张彦周忠，吴威.一种用于运动物体检测的自适应更新背景模型[J].计算机辅助设计与图形学学报2008，20(10)：.[4] 徐方明卢官明.基于改进surendra背景更新算法的运动目標检测算法[J].山西电子技术，2009(5)：39-40.[5] 王绍雷赵进创，周毅.基于FPGA的图像边缘检测系统的设计[J].电子技术应用2007(6)：40-42.[6] 鲁恒.视频图像灰度信号直方图均衡嘚FPGA实现[J].电子技术应用，2006(11)：105-107.

传统CORDIC算法需要通过查找表和许多乘法器才能实现多种超越函数的计算这会导致硬件电路实现复杂，运算速度降低此外它能够计算的角度范围也有限。针对传统CORDIC算法的缺陷在旋转模式下提出一种改进型CORDIC算法，它不需要查找表和模校正因子只需通过简单的移位和加减运算就能实现多种超越函数的计算，从而能够减少硬件的开销提高运算的性能，并通过重复迭代和区域变换使得該算法能够适用于所有的旋转角度误差分析表明该算法具有很小的误差。 关键词： CORDIC算法；旋转模式；查找表；模校正因子；流水线结构；改进型CORDIC算法基于旋转模式的改进型CORDIC算法.pdf

引言 目前RTOS特别是抢先式RTOS在嵌入式系统中的应用越来越广泛，但是还有很大一部分产品使用是小型单片机这些系统由于成本的限制，通常资源非常有限比如ROM往往小丁32 KB，RAM小于2 KB由于RTOS对每个任务都要开辟单独内存区域，存放任务的上丅文和各任务独立的堆栈所以在这种系统中使用RTOS非常勉强。对于这些低成本资源受限系统通常采用“前后台”(或者叫“超级循环”)结构進行编程这实际上是一种事件触发的编程模式，当中断数目较多且系统完成的功能相对复杂时就会使系统的程序编写变得非常复杂并使系统运行的可预测性迅速下降。 针对这个问题Michael J.Pont提出了一种“基于时间触发的编程模式”，这种方法有助于降低CPU的负荷并减少存储器的使用量提高系统行为的可预测性，并使程序的结构变得简洁但是在实际使用中，当系统中不同的任务对时间要求差异较大时“基于時间触发的编程模式”难以给出简单有效的解决方案。为此对“基于时间触发的编程模式”进行了改进，使之适应性更强可以为成本囷资源受限的小型嵌入式系统提供统一且有效的可编程逻辑模式。 1 传统编程结构的局限性 当不使用RTOS时嵌入式设计软件通常采用两种传统嘚编程结构进行编程，一种叫“前后台厅式”或者叫“超级循环结构”本质上是事件触发的编程方式;另一种叫时间触发编程模式，Michael J.Pont的“基于时间触发的编程模式”即属于此 在实际工作中，当系统稍微复杂时会发现这两种方式都有一定局限性，下面以一个实际产品设计Φ遇到的问题为例来说明在设计一个用于配电柜的壁装式智能配电仪表时，CPU的程序设计需完成以下任务： ①每半秒对前显示屏的显示数據进行一次刷新 ②每0.1 s对DI/DO进行一次刷新。 ③每0.2 s对键盘进行一次扫描 ④每半秒对测量数据进行一次重新采集和计算。 ⑤异步串行口与上位機使用Modhus通信速率最高1 9 200 bps。 ⑥CPU通过I2C总线与时钟芯片和EEPROM通信 ⑦CPU通过SPI总线与LED数码管及采集芯片通信。 ⑧CPU要对所采集的6路信号进行FFT变换 ⑨当系統掉电时，CPU要能快速响应把当前的电度底数写入EEPROM中。 上述任务中任务⑤和任务⑨是强实时性的，如果对串口的收发事件得不到及时响應接收时会导致字节丢失，发送时会导致字节间时间间隔太大造成接收方的 Modbus帧定界错误，对系统掉电事件如果不能及时响应会造成EEPROM的寫入失败其他任务只要在指定的周期内能得到执行就行，但是任务⑧比较特殊使用通常的8位CPU进行6种信号的FFT变换，哪怕每种信号只做128点嘚FFT运算一次也要好几秒。下面来看用传统编程结构实现上述设计时遇到的困扰 1.1 使用“前后台方式”进行编程 使用“前后台方式”进行編程时，为保证任务⑤的及时性使用了UART中断，当UART完成一个字节的收发后产生中断在中断程序中将接收到的字符保存在接收缓冲区或从發送缓冲区取下一个待发字符装入UART进行发送，对Modbus协议的处理可以单独用一个任务在中断外处理这保证了巾断程序的简短。为保证任务⑨響应的及时性也必须为它安排一个中断。因为当系统掉电时系统只有不到10 ms的过渡时间，系统如果不能在这个时间内完成相关的操作系统电压将跌落至有效电压以下而丧失工作能力。 安排好了后台的中断任务后再来看看前台的任务如何完成这里遇到的最大的挑战是对任务⑧的处理，因为任务⑧需要的执行时间太长了简单的把它当成一个任务处理将影响系统对其他任务的响应，在超级循环中的代码结構如下： while(1){ 任务①; 任务②; …… 任务⑧; } 由于任务⑧执行一次要几秒钟的时间整个超级循环执行一次至少大于任务⑧需要的时间，也就是说这個超级循环循环一次要几秒钟时间将满足不了各任务响应时间的要求。 要解决这个问题只有把任务⑧拆分成很多个子任务，将每个子任务的耗时压缩到10 ms左右并定义好各个子任务完成后的状态，在超级大循环中每次根据状态只执行一个子任务程序结构如下： 这样，就需要把一个耗时几秒的FFT运算任务拆分成几百个耗时10 ms左有的子任务这显然是不可接受的。除此之外超级大循环结构隐含的一个缺点就是隨着任务的增加，循环体的执行时间是线性增加的在实际设计中即使没有像任务⑧那样的高耗时任务，当系统功能增加时要保证系统响應的及时性也是一个不小的挑战 1.2 使用“时间触发编程模式”进行编程 “时间触发编程模式”的核心是建立一个基丁时间触发的合作式的任务调度器，在系统中尽量减少事件触发(减少中断的使用)系统通过任务调度器完成各任务的调度执行，下面是“时间触发编程模式”的典型程序结构：   系统中每个任务都定义了优先级、任务循环周期和任务延迟时间系统定时器中断程序SCH Updatc()按设定的节拍对任务队列进行刷新，在超级大循环中只执行任务调度器SCH_Dispatch_Tasks()根据任务队列的状念安排任务的执行。 这种编程结构避免了超级大循环结构循环时间随代码量的增加而线性增加的问题但是由于任务是不可剥夺的，一旦任务启动执行任务调度器只有在当前任务完成后才有机会执行，这就要求每个任务占用CPU的时间不能太长否则将影响整个系统的响应速度。所以FFT运算在这种编程模式下还是必须进行有效的拆分，否则就必须提高CPU的檔次或使用可剥夺型的抢先式RTOS这势必造成系统成本的增加。那么有没有更好的解决办法呢? 下面的编程结构埘“时间触发编程模式”进行叻改进使之在不提高硬件成本的情况下，使编程人员更直观地定义任务减少任务特性对系统程序结构的冲击，使程序结构简单、明了並提高系统的实时响应速度[!--empirenews.page--] 2 对“时间触发编程模式”的改进 根据多年嵌入式系统编程的经验，通常嵌入系统的任务可以划分成3种类型： ①及时型任务这类任务是事件触发型的，一旦事件发生系统必须在限定的时间内进行响应，对这类任务最自然的方法就是使用中断來完成，即定义成“前后台方式”中的后台任务 ②周期型任务。这类任务是时间触发式周期型的系统必须保证在指定的周期内执行任務，“时间触发编程模式”可以很好地满足这类任务的需求 ③背景型任务。这类任务是非实时型的实时性不是非常重要，系统在运行過程中可随时中断这类任务以便执行前两类任务系统只要能充分利用资源尽最大可能快速完成这类任务即可，这类任务最适合定义成“湔后台方式”中的前台任务 根据以上任务分类，对“时间触发编程模式”的改进可概括成以下需求： ◆任务分3类1类任务优先级最高，3類任务优先级最低; ◆高优先级的任务可中断低优先级任务的执行同级的任务之间不可相互剥夺; ◆实际没计中为提高系统的可预测性，应盡量减少1类任务的数量及1类任务的执行时间; ◆为降低系统资源的占用系统不给任务划分单独的堆栈空间。 以上改进的本质是设计3个优先級的简单的任务调度机制高优先级的任务可中断低优先级的任务，同优先级的任务之间不能相互剥夺该调度机制不为每个单独的任务保存任务上下文和单独的堆栈，这样可以减少该编程模式对系统资源的需求 可剥夺式RTOS中的一个高优先级任务中断一个低优先级的任务时，会保存好低优先级任务的上下文并把该低优先级任务的局部变量保存在本任务单独的堆栈中如果系统不给任务分配单独的堆栈，如何保证高优先级任务退出后低优先级任务执行环境的恢复呢? 对这个问题，可以借鉴中断的处理机制用以下办法予以解决： ①在系统中设计┅个定时中断函数该函数的功能就是执行周期性任务的调度，该定时中断在所有中断中优先级最低 ②在系统中设计另一个定时中断函數，该函数的功能是刷新周期型任务的任务管理队列为任务调度提供支持，本定时中断函数的优先级在系统中次低 ③周期型任务就是┅个函数，该函数入口的第一个操作是开中断允许任务执行期间被中断以便响应及时型任务。 ④背景型任务就是在主函数超级循环中执荇的代码该代码可随时被及时型和周期型任务中断，当系统没有及时型任务和周期型任务时才循环执行背景型任务的代码 通过以上措施，“改进型时间触发编程模式”的程序结构如下：   结语 使用“改进型时间触发编程模式”进行小型嵌入式系统编程就像使用RTOS进行编程┅样，设计者规划好任务后就可以专心于每个任务的设计，任务对处理器时间的占用可以由系统统一管理减少任务之间的耦合，使产品的程序设计和改动都变得简洁清楚使用该编程模式很好地解决了譬装式智能配电仪表所面临的复杂的设计问题，证明该方法简单有效目前该设计模式仅仅设计了任务调度器，任务间的变量传递还需要使用全局变量如果能加入信号量和消息机制，那么该模式将更加完善

(1)电路原理简介如图3-40所示是由2个PUT等构成的改进型单触发定时电路。若加入置位信号 电路置位，晶体管VT1变为导通状态继电器K通电动作，同时为延迟电压供给电压由此，电容Cl通 过Ri充电PUT1受正向电压而导 通，这时Cl通过PUT1．尼和VD2 放电VDZ导通正向电压降使PUT2 的阳一门极反偏置而截圵，电路复位 忌用于限制cl的放电电流，并使 PUT1的阳门极间反偏置的时间足 够长由于电路复位用反向偏置信号 不加到PUT2的阳一门板间，换流時 突变电压对负载电路无任何影响按 图中元器件参数，单触发时间约为 5s调节Ri的阻值，可改变定时 时间     (2)元器件参数选择元器件的 选用洳图3-40所示，无特殊要求 (3)由2个PUT等构成的改进型单触发定时电路如图3-40所示。

 摘要 本文基于LM3445的传统非隔离式解决方案详细说明其工作原理。峩们将对这种线性稳压公式进行推导和分析通过实际实验结果对计算结果进行验证，并证明其能够非常紧密地匹配为了评估大批量生產的可行性，我们对输出电流容限进行了彻底的研究和分析结果证明，传统解决方案难以达到全部批量生产电流容限特别是在当前市場所要求的更高输出应用的发展趋势下更是如此。 为了解决这个问题我们建议使用一个简易线性稳压补偿电路。我们从理论计算和实验測量结果两个方面对这种建议解决方案进行了验证。根据推导的输出电流和线性稳压速率公式对实际批量生产所要求的最终总电流容限进行分析。根据所得结果我们发现，在达到这种实际要求方面实现了巨大的进步。最后基于样机对测试结果和计算结果进行比较;經证明，它们非常匹配 1、 引言 随着LED室内照明的日益增长，非隔离式方案和隔离式方案都变得越来越流行特别是，高线性稳压的高PF和精確恒定电流模式方案成为市场的主导方案但是，由于输出电压变得更高更宽传统LM非隔离式应用无法达到这种宽余量要求，从而进一步限制了LM3445/LM3445的应用 鉴于上述问题，本文的主要目标在于精确线性稳压要求的高输出应用在本文中，通过第2章的一些公式阐述一般工作原悝。利用这些公式我们可以求解最终输出电流。为了对结果进行评估第3章介绍了一个统一公式，通过它输出电流得到简化另外，第3嶂还进一步详细说明了电流容限分析第4章给出了一些基于样机的设计例子。文章给出了计算结果和仿真结果并把它们与实验结果进行仳较。经证明它们的匹配非常好。但是深入研究后，我们发现仍然很难达到批量生产的电流容限要求 为了解决这个问题，我们在第5嶂提出了一个建议补偿电路通过计算和仿真实验，对这个补偿电路进行了验证最终，实验证明该电路明显改善了线性稳压和电流容限性能。利用这种电路得到改进的线性稳压将在实际应用具备更强的竞争力，特别是在LED R30/PAR30/A19/E27 LED照明应用中 2、 传统非隔离式LM3444/LM3445解决方案的原理 图1顯示了更高PF的传统非隔离式解决方案。为了方便讲解其工作原理我们给参数做如下定义： ?Vout：LED输出电压 ?I：单时间段内等效时间值 ?Kfeed：輸入AC电压的前馈系数 ?Rs：电流检测电阻器 ?Rup：toff充电电阻器 ?Cchar：toff充电电容器 ?Vinmin：AC输入电压最小值 ?Vinmax：AC输入电压最大值 ?Vinac：AC输入电压 ?_noimp：无改進线性稳压电路函数 ?_imp：改进线性稳压电路函数   图1 高PF的传统建议非隔离式解决方案 这是一种典型的无反馈环路应用，但是它具有下列特性： 1、 更高的PF通过输入前馈电路实现。 2、 恒定电流这是通过LED输出电压检测toff电路实现。 AC输入电压可表示如下：   如图1所示C1大于C2，目的是实現更高的PF值例如：C1/C2 = 220n/10n。LM3444或者LM3445的针脚5的电压可以表示为：   3、 基于传统解决方案的LED电流线性稳压分析 由于LED电流已在上面做了推导因此我们可鉯把总公式写为：   我们可以看到，LED电流变化严重依赖于Vout其意味着当LED电压较低时它可以使用更高的线性稳压，在这种情况下其非常适合於GU10应用。 3.1 批量生产期间Δ LED电流变化分析 公式(11)推导出LED电流变化但是这种变化在整个输入范围受Rs、L、Cchar和Rup容限的影响。根据批量生产要求我們对其进行如下分析：   3.2 批量生产期间的LED电流容限分析 在批量生产中，LED电流受到规定正常情况下，要求它在±5%范围内其在整个输入范围與Vled、kfeed、L、Cchar和Rup的容限无关。 由公式(9)我们知道，LED电流变化受到这些参数的影响下面是详细分析。 1、批量生产时LED电流变化受Rs(例如：2%容限)影响凊况如下：   4 基于传统解决方案的线性稳压与批量生产电流容限设计举例证明 为了验证上面推导计算结果的有效性我们按照表1所列参数制莋一个样机。   利用第2章的公式(5)得到图2所示频率曲线图：   利用第2章的公式(7)和(8)，得到电感器的最大电流和平均电流(参见图3)：   图4和图5显示了小於90Vac和140Vac的仿真和实验结果   测量和仿真得电流波形(参见图4和图5)几乎完全一样;输出纹波表明存在一些小的差异，原因是LED仿真模型和实际测试LED负載之间有差异   从图6和图7所示结果来看，计算结果好像密切匹配仿真结果与实际测量结果这个结果为后面的容限分析提供了有力的理论支撑。 利用第2章的公式9计算出标准输出电流;得到批量生产期间考虑到参数容限情况下的最大和最小输出电流：   利用3.2小节的公式(23)，得到批量生产期间考虑到参数容限情况下的极端LED电流变化   图9 90Vac到140Vac以下无改进解决方案组件容限对LED输出电流变化的影响情况 利用3.2小节的公式(24)，得到批量生产期间的总LED电流容限(参见图10)：   图10 批量生产时90Vac到140Vac以下无改进解决方案的总LED电流容限 从公式(24)我们可以看到，90Vac到140Vac以上的正常LED电流变化为17mA线性稳压为± 3.3%，这对单个组件而言是可以接受的但是，实际工程的主要问题是总调节可行性也即考虑组件容限情况下的总LED电流容限。由图8我们知道，受组件容限影响的输出电流变化约为32mA因此，批量生产时的总LED电流容限为± 8%以上如图10所示。在实际生产过程中这哃样很难实现。从上述分析我们可以知道线性稳压是改善输入范围总容限的关键。 5 改进型非隔离式LM3444/LM3445解决方案工作原理 为了改善线性稳压我们建议使用图11所示线压补偿。   图11 改进型线压补偿电路 为了降低图11所示电路的闩锁电流容限可使用更高精度的电阻器R21、R23和R1_comp。为了减少D11、Q3和Q4的正向电压影响我们建议C7电压稍高一些(例如：20Vdc)。为了知道不同温度下的电流容限规定V_C7为20V，Q4的V_c为20V而R_comp为300K，然后进行SPICE温度扫描仿真結果如图12所示。   图12 0°C、25 °C、50 °C和85 °C以下温度扫描仿真结果 由该结果我们知道温度容限为±3%，因此可以进入实际设计 在安装补偿电路(参見图11)以后，经过改善的toff的充电电流为：   为了减少Q3和Q4的Vbe的影响(如图11所示)我们建议，公式(27)的系数k尽可能地大这样我们便可在设计中忽略Vbe。 朂大电流和平均电感电流公式与第2章中的公式(7)和公式(8)一样最终LED电流公式如下： 如果不考虑其他组件容限，则输出LED电流的标准化公式可以寫为：   在实际计算过程中我们可以做如下规定：0.95Char、0.99Rs、0.99Rup、1.08L和0.99 kfeed，以便得到最大LED输出电流该计算公式如下： 利用相同的分析，我们可以做如丅规定：1.05 Char、1.01Rs、1.01 Rup、0.92 L和1.01 kfeed以便得到最小LED输出电流。该计算公式如下： 那么我们可以得到下列频率范围和电感电流波形相关计算方法。 图15和图16顯示了90Vac和140Vac以下实验结果 图17显示了线性稳压计算结果： 输出电流为一条输入电压的非线性曲线而非线性曲线。补偿参数极大影响这条曲线在实际设计中，工程师可以通过调整线压补偿参数来对这条曲线进行优化 为了验证该结果，使用图18所示测量结果与计算结果比较 由圖18，我们可以知道由于使用了改进线性稳压电路，极端电流容限也得到了改善为了达到这种非常严苛的极端电流容限，我们的解决方案必须进一步改进以适应一些特殊用户的要求。 如果考虑90Vac以下的电流容限则可得到： 如果90Vac以上的容限基本相同则可以达到这个目标;因此，图19给出了一种备选建议方法 LM3445/LM3444的针脚5电压计算方法如图20和图21所示： 通过前面的分析，我们可以得出结论：这种电路可帮助改善线性稳壓但是，如果使用线压补偿电路的电流容限可达到批量生产要求则不能使用这种附加二极管电路。但是如果PCB布局有多余空间，则TI仍嘫推荐在实际设计中使用这种附加二极管电路 最后，图22显示了备选方法的完整改善解决方案 结论 本文基于传统非隔离式LM3444/LM3445，彻底分析了輸出电流线性稳压和电流容限结果是线性稳压并不理想。为了解决这个问题我们提出了一种改进解决方案。另外我们还阐述了线性穩压和总电流容限。我们通过理论分析和实际实验证明了这种解决方案的可行性。          

摘要 本文中我们利用连续电感器电流条件下有源钳位正向转换器的峰值电流模式(PCM)改进型小信号模型，预测UCC289X应用的实际环路稳定性为了验证计算结果的有效性，我们通过实际测量基于UCC2897 EVM样机并建立UCC2897A仿真模型来进一步证明。其结果表明基于改进型小信号模型的计算结果也可以精确地预测实际环路稳定性。 1、 引言 随着电源可靠性评估的不断发展使用特定环路分析仪器进行环路稳定性测试成为目前唯一必不可少的要求。但是在实际开发过程中，工程师们常瑺在环路稳定性功能调试上面花费太多的时间例如，使用有源钳位转换器时我们总是会碰到环路稳定性问题，因为很难在大信号负载動态和小信号环路稳定性之间实现一种较好的平衡特别是在峰值电流控制模式下更是如此。在大信号负载动态优化方面MOS电压应力有巨夶的影响力。为了获得较好的优化工程师们通常会花费大量的时间重复调试环路稳定性。 由于其小信号模型并不准确因此对于这种计算方法是否适用于实际测量存在争议，但是如果可以得到准确的小信号模型则这个问题便可以迎刃而解。 本文的目标是建立一个计算平囼根据UCC289X应用所使用有源钳位正向转换器的改进型CCM小信号模型来验证环路稳定性。图1显示了实际EVM验证举例另外，本文还将为你提供许多仳较数据最后，经过证明使用UCC289X应用时，环路稳定性计算对于开发期间的实际设计和调试都非常有用 图1 基于EVM的原理图 2、 功率级传输函數计算 等效主检测电阻为： 求解mc为： 由前面的一些参数，可使用MathCAD或者模拟软件绘制出该传输函数的波特图和相位特性图 其中： 对于UCC289X应用来說系数KC由内部分电阻器决定;它被设置为0.2，则控制到输出传输函数的最终功率级传输函数为： 图2显示了计算结果： 图2 控制到输出传输函数嘚波特计算 3、 反馈环路的传输函数 在UCC2897X应用中电压补偿电路大多与图3所示电路一起使用。 图3 电压补偿电路 OPTO建模对获得反馈环路传输函数朂为重要。正常情况下准确建模取决于两个参数。第一个参数为OPTO的CTR它取决于其稳定值，并可轻松求解得到很多时候，第二个参数有些难以得到因为其具有高频特性。 图4 开关时间对比SFH690BT相关负载电阻 但是影响这种高频特性的最重要参数为RL和Cin。Cin是指内部电容;我们假设在電流控制电流源输出端之间添加它以进行瞬态分析。根据下列公式计算Cin： 在这种Ic为1mA的应用中我们可以假设Tr约为40u，则Cin为： 由上面结果峩们可以选择Cin为10n。 则反馈传输函数为： 因此闭合总传输函数为： 利用下列函数使环路闭合： 使用MathCAD绘制结果为： 图5 闭合环路的总电压环路穩定性计算结果 4、 使用仿真验证环路稳定性 为了论证上面传输函数的有效性，我们基于EVM应用方案创建典型电路基础上建立了一个UCC2897A仿真模型电路参数与EVM BOM的基本一致。 图6 环路稳定性验证仿真电路 图7到图9显示了计算与仿真之间的对比情况 图7 38Vdc输入和3.3V/30A输出工作状态下计算与测量总電压环路曲线图比较 图8 48Vdc输入和3.3V/30A输出工作状态下计算与测量总电压环路曲线图比较 图9 72Vdc输入和3.3V/30A输出工作状态下计算与测量总电压环路曲线图比較  下列表显示了比较情况： 它表明，计算结果可很好地匹配模拟结果 5、 利用实际测量验证环路稳定性 为了进一步验证计算得环路曲线图，我们把48-Vdc输入和75Vdc输入时基于UCC2891EVM的计算结果与实际测量结果进行比较： 图10 48Vdc输入和3.3V/10A输出工作状态下计算与测量的总电压环路曲线图比较 图11 75Vdc输入和3.3V/10A輸出工作状态下计算与测量的总电压环路曲线图比较 下列表列举了比较情况： 它表明计算结果可以很好地匹配测量结果。 请注意：测量結果的计算增益余量有些过大这是因为，当频率较高时谐振寄生参数预测高度的复杂。 6、 结论 通过使用涉及UCC289X有源钳位正向转换器的改進型小信号模型来预测实际环路稳定性这对实际环路调试工作非常有用。工程师在对环路稳定性进行调试时使用这种方法可以实现更高效。 7、 参考文献

如图所示为改进型微分电路图中，A1为积分器其输出为  

摘要 设计了一种全差分高增益AB类音频功率放大器。该运算放大器利用电流抵消技术以提高增益并采用一种改进型AB类推挽式输出级结构得到大电流驱动能力和宽摆幅。在0．35μm CMOS工艺条件仿真得到该运算放大器在5 V电源电压下开环增益为97．4 dB。输出摆幅范围0．07～4．91 V静态功耗2．96 mW，功率管的面积<0．2 mm2在保证一定指标的前提下节省了芯片面积。 關键词 音频功率放大器；电流抵消技术；AB类推挽式输出级；宽摆幅     随着经济发展与生活水平的提高越来越多的便携电子设备出现。如MP3／MP4、手机、移动DVD、电子书等大部分便携电子设备都有音频输出功能，因此需要使用一个音频功率放大器芯片工程师在产品设计中，对音頻功放的要求是：设计简单、芯片面积小、输出功率大、制造成本低由于便携产品多是电池供电，因此还需要音频功放耗电少、效率高以延长电池的使用寿命。目前应用于便携设备中的音频功率放大器主要分为AB类和D类两种，其主要区别是放大器分别工作在线性区和开關状态 AB类音频功率放大器工作在线性区，因其技术成熟、音频性能优异、应用简单、价格低等优势一直在小功率音频放大器市场中占據主流。AB类音频功放已被广泛应用于各种音频产品考虑到AB类音频功放能够提供高品质的信号放大性能，因此适合耳机和一些小功率喇叭嘚应用AB类音频功率放大器对输出运算放大器的主要技术指标包括：高开环增益、共模抑制比、电源抑制比、单位增益频率以及低功耗、夨调电压等，而输出功率管的交越失真也是设计中需要避免的AB类输出运算放大器的主要特点是：晶体管的导通时间稍大于半周期，必须鼡两管推挽工作以抑制偶次谐波，减小交越失真效率较高，晶体管功耗较小等     设计了一种改进的AB类音频功率放大器，输入级采用电鋶抵消技术提高了交流增益，中间级采用两个独立的运算放大器分别驱动两个功率管的栅极避免了因为两个功率管之间的不匹配对输絀级造成的影响，同时运用前级增益放大技术提高了功率管的驱动能力，使输出具有大功率、高效率且节省芯片的面积 1 放大器输入级嘚设计 音频功放输入级的主要目的是抑制共模信号，且其性能对集成运放的其他性能指标起决定性作用是提高集成运放质量的关键。为達到上述目标输入级常采用差分放大电路的形式。因为它的直流失调量小线性也远比单管输入级好，共模信号的抑制能力强具有很強的抗于扰能力，很小的温漂、级间容易直接耦合如果采用普通的差分输入级作为功率放大器的输入级，则在保证稳定工作的前提下放大器的交流增益比较低，差分电路形式主要有两种基本形式：长尾式和恒流源式根据集成电路的工艺特点，集成电路中常用恒流源式差分电路作为输入级     为最大限度提高放大器的交流增益，设计了一种新型的差分运放输入级采用电流抵消技术，提高了输入级增益輸入级的具体电路如图1所示。     将M9和M10作为PMOS差分输入对M7和M8为输入对提供固定的偏置电流，M11M12与M13，M14形成有源负载提高了输出阻抗，有益于提高输入级的增益电压Va，Vb由偏置电路提供为进一步提高输入共模范围，该电路的主通路上的晶体管可以工作在亚阈值区域即M9，M10工作在亞阈值区首先分析电路的输入电压摆幅，适当设置M7M8的偏置电压以提供足够的输入级偏置电流。PMOS差分对M9M10工作在亚阈值区，根据亚阈值區的定义输入差分管M9，M10的栅源电压 为得到更大的增益文中采用电流抵消技术。将两个MOS管M12M13交叉耦合可得到一个两级的正反馈放大器，結果是差分电阻变为2／(gm14-gm13)图中M11，M12M13，M14的尺寸均相等跨导也相等。因此对于输入器件提供了准无穷大的电阻获得更大的交流增益，为Av=gm10／(gm14-g13)     采用PMOS管作为放大器的输入管是为了降低闪烁噪声，根据MOS管的特性PMOS晶体管的闪烁噪声为NMOS晶体管的1／2～1／5。因此在需要减小闪烁噪声的偅要场合应该使用PMOS晶体管。 2 AB类输出级的设计     运放的输出级是音频功放芯片的核心部分占绝大部分版图面积，其性能和集成度直接影响整個音频功放芯片的各性能参数及其面积大小     传统反馈型AB类输出级电路需要两个工作点不同的同相输入信号，其复杂性导致其频率特性较差带宽无法做到很高；如果输出晶体管进入深度截止，就会造成输出级的动态特性差所以希望输出晶体管始终处于非截止工作区。 2．1 湔馈无截止型AB类输出级     音频功放典型的输出级采用一种前馈无截止型AB类结构得到了一种结构简单，易于实现、性能稳定、电源利用率高、输出动态失真小、应用范围广的运算放大器其电路原理图如图2所示。     图2所示的ClassAB输出级能够达到Rail-to-Rail的输出电压范围并且相比于ClassA输出能够獲得较大的输出电流和较小的静态电流，因而具有近似于ClassB输出级的功效；而输出级栅上的电压VAB所产生的静态电流使得输出晶体管在没有靜态工作时仍然开启，从而消除了ClassB输出级的交越失真对于ClassAB输出级的设计，通常要求输出灌电流Ipush和拉电流Ipull不受到电源电压和工艺波动的影響同时要求输出级静态电流IQ较小且与电源电压和工艺波动无关。图2所示的ClassAB输出级灌电流Ipush由M1～M4的栅源电压决定拉电流Ipull由M5～M8的栅源电压决萣，如式(4)～式(6)所示假设晶体管工作在饱和区 在Rail-to-Rail输出级中，AB类传输函数可通过保持输出管栅极间电压恒定来实现由于用AB类前馈式输出采鼡晶体管实现栅极间耦合，比采用电阻的AB类反馈式输出更节省电路面积具有良好的高频特性，几乎不会增加输出级的功耗同时降低了該栅极间电压对电源、工艺的敏感性，并且适用于低压运放所以在设计中采用前馈式AB类控制。因为浮动电流源同AB类控制具有相同的结构所以共源共栅电流镜对电源的依赖性补偿了AB类控制对电源的依赖性。这样推挽输出管的静态电流对电源纹波不再敏感。 2．2 一种改进型AB類输出结构     针对输出级的设计在AB类前馈非截止型输出级电路的基础上，提出了一种改进型AB类输出级的设计采用准B类互补共源放大器控淛全摆幅输出级，其工作原理如图3所示     OS管的栅极。当差分输入端INP比INN电压低时Voutn端电流会变大，而由于M16M17为电流镜结构，所以多余的电流通过M18到地而M18，M15又为电流镜结构故M18，M15漏电流基本相等增加的电流通过M22镜像给M23使运放的电流变大，实现正反馈同样当INN端电压低于INP端电壓时，流过M18的电流减小从而减小运放所消耗的电流。M18的二极管连接可以确保Voutn端有一个最低电压进而保证PowerNMOS管始终不会关断。 通过两个运放分别控制两个功率管避免因PMOS管与NMOS管的不匹配而引起的误差，同时可以通过调节两个运放的增益进而控制两个功率管的栅压使功率管茬要求的功率指标内有最小的宽长比，进而节约芯片的面积两个二极管连接的MOS管M18，M28分别保证两个功率管在任何状态下输出电流都不为零改善了输出的失真特性。 3 整体电路实现     由图5可知Ibias为电流源偏置，通过电流镜结构为整个运放提供恒定的电流输入级采用电流抵消技術提高输入阻抗，输入信号由双端输入再由双端输出提高了输入信号的增益的同时又分别作为下一级差分运放的输入，经过两级放大從而提高了输入信号对功保两个功率管在静态时工作在微导通状态，从而避免了CLASSB中由于功率管截止而导致的交越失真为保证运放稳定工莋，在电路第一级加入了密勒电阻电容网络适当选取其取值，可以将运放的相位裕度补偿至60℃以上达到稳定性要求。由于运放工作于放大状态时输出管p管和n管之间的小信号电阻较小输出管p管和n管没有必要做密勒补偿，而第一级放大器输出端在运放工作时输出电阻较大所以要在该点做密勒补偿。 4 仿真结果与讨论     对该运放采用0．35μm CMOS数模混合工艺用Cadence仿真工具进行仿真验证，仿真环境为：电源电压Vdd=5 VRload=32 Ω，T=27℃，典型条件下运算放大器的幅频，相频特性如图6所示电路的直流开环增益为97．4 dB，相位裕度为84°，单位增益带宽为4．23 MHz运放主要性能指标的仿真结果如表1所示。     由表1可知该运放具有较好的频率特性，较高的电压增益电源抑制比也较高，静态功耗小适合于音频功率放大器的应用。且当输入信号为200 mV的正弦波负载为32 Ω时，该运放的THD为0．024％。 5 结束语     为适应低压低功耗设计的发展趋势结合实际芯片设计，设计了一个低电源电压、低功耗的运算放大器输入级采用电流抵消技术，在优化输入共模范围的同时提高了放大器增益；两个准B类互補共源放大器控制全摆幅输出级具有电源电压低、高频特性好、不增加输出级功耗和不会降低运放的开环增益等优点，同时将控制电路與输入级放大电路相结合以减小噪声和失调使电路更加紧凑、节省芯片面积、功耗也减少。仿真结果表明该运放在推动32 Ω负载时，输出功率95 mW，在20～20 kHz范围内的THD在0．1％内PSRR可达到97 dB。具有较好的应用前景

从物体伪装到检测空气毒素，碳纳米管技术目前已经使用的很广泛了洏现在麻省理工的一个研究小组正在试图让这项技术更贴近大家的日常生活——用于水果保鲜。 来自麻省理工学院的化学教授Timothy Swager和他的团队利用改进过的碳纳米管研制出了一种新型传感器这种造价只有0.25美元的传感器可以检测出果实在成熟过程中所释放出的一种化学成分——乙烯，将这种碳纳米管传感器放进装有果蔬的装运箱中通过检测装运箱中的乙烯浓度，工作人员清楚的知晓箱中果蔬的成熟状况 研究囚员称最终的设计成品中还会含有一个RFID芯片，通过芯片传感器中关于果实成熟状况的相关数据就可以通过无线手段传给某些手持设备而添加这样的一枚芯片，传感器的成本也不过是增加了0.75美元而已 Swager教授称如果这种新型传感器开发成功并批量进入市场，它将有助于果蔬商店更准确的了解货品的状态及时调整营销方式进而降低损失，预计它可以为商家降低30%左右的损失