【图文】cmos_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
&&cmos工作原理
大小：1.03MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢当前位置： >>
数电研讨――用CMOS传输门和CMOS非门设计边沿D触发器
用 CMOS 传输门和 CMOS 与非门设计 D 触发器目录摘要................................................................ 2 关键字.............................................................. 2 正文................................................................ 2 1 电路结构图及其原理.............................................. 31．1 传输门 ............................................................. 3 1．2 与非门............................................................. 3 1．3 D 触发器电路 ....................................................... 42 电路工作原理仿真................................................ 5 3 特征方程、特征表、激励表与状态图................................ 53．1 特征方程 ........................................................... 5 3．2 特征表............................................................. 5 3．3 激励表............................................................. 6 3．4 状态图............................................................. 64 激励信号 D 的保持时间和时钟 CP 的最大频率......................... 6 5 设计的 D 触发器转换成 JK 触发器和 T 触发器......................... 85．1 D 触发器转换为 JK 触发器 ............................................. 8 5．2 D 触发器转换为 T 触发器 .............................................. 96 基于 CMOS 的 D 触发器芯片与基于 TTL 的 D 触发器芯片外特性比较分析 ... 9 7 总结与感想..................................................... 117．1 总结 ...................................................... 11 7．2 感想 ...................................................... 11参考文献............................................................ 11用 CMOS 传输门和 CMOS 与非门设计 D 触发器用 CMOS 传输门和 CMOS 非门设计边沿 D 触发器摘要： 本文主要研究了用 CMOS 传输门和 CMOS 非门设计边沿 D 触发器。 首先分析 CMOS 传输门和 CMOS 与非门原理； 然后设计出 CMOS 传输门和 CMOS 非门设计边沿 D 触发器； 阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号 D 的 保持时间和时钟 CP 的最大频率；将设计的 D 触发器转换成 JK 触发器和 T 触发器，最后对 CMOS 构成的 D 触发器进行辨证分析。关键词： CMOS 传输门；CMOS 非门；边沿 D 触发器；最大频率； 辨证思想Use CMOS transmission door and CMOS gate design edge D flip-flopAbstract: This paper mainly studied how to use CMOS transmission door and CMOS gatedesign edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS Then design a CMOS transmission door and CMOS gate design edge D flip- This circuit principle of work, Write characteristic equation, draw the feature list, incentive tab To calculate the excitation signal D retention time and clock CP' The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysisKey words: CMOS transmission door； CMOS gate edge ；D flip-flop； maximum frequency；dialectic thought2用 CMOS 传输门和 CMOS 与非门设计 D 触发器1. 结构图以及功能1.1 CMOS 传输门图 1 传输门的结构图原理： 所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS 传输门由一个 P 沟 道和一个 N 沟道增强型 MOS 管并联而成，如上图所示。设它们的开启电压|VT|=2V 且输入模 拟信号的变化范围为 0V 到+5V。为使衬底与漏源极之间的 PN 结任何时刻都不致正偏，故 T2 的衬底接+5V 电压，而 T1 的衬底接地。 传输门的工作情况如下：当 C 端接低电压 0V 时 T1 的栅压即为 0V，vI 取 0V 到+5V 范围 内的任意值时，TN 均不导通。同时,TP 的栅压为+5V，TP 亦不导通。可见，当 C 端接低电压 时，开关是断开的。为使开关接通，可将 C 端接高电压+5V。此时 T1 的栅压为+5V，vI 在 0V 到+3V 的范围内，TN 导通。同时 T2 的棚压为-5V，vI 在 2V 到+5V 的范围内 T2 将导通。 由上分析可知，当 vI＜+3V 时，仅有 T1 导通，而当 vI＞+3V 时，仅有 T2 导通当 vI 在 2V 到 +3V 的范围内，T1 和 T2 两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管 的导通程度则相应地减小。 换句话说， 当一管的导通电阻减小， 则另一管的导通电阻就增加。 由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是 CMOS 传输出门的 优点。 1.2 CMOS 与非门图 2 与非门的结构图3用 CMOS 传输门和 CMOS 与非门设计 D 触发器原理：CMOS 与非门的组成如上图所示，其工作原理如下： A=0，B=0 时，T1、T2 并联（ON） ，T3、T4 串联（OFF） ，输出 Y=1。 A=0，B=1 时，T1（OFF） ，T2（ON） ，T4（ON） ，T3（OFF） ，输出 Y=1。 A=1，B=0 时，T1（ON） ，T2（OFF） ，T3（ON） ，T4（OFF） ，输出 Y=1。 A=1，B=1 时，T1、T2 并联（OFF） ，T3、T4 串联（ON） ，输出 Y=0。 因此构成与非的关系。 1.3 总体电路图 3 D 触发器结构图 原理： 当 CP′的上升沿到达(即 CP′跳变为 1,CP′下降为 0)时,TG1 截止,TG2 导通,切断了D 信号的输入,由于 G1 的输入电容存储效应,G1 输入端电压不会立即消失,于是 Q′、Q′在 TG1 截止前的状态被保存下来;同时由于 TG3 导通、TG4 截止,主触发器的状态通过 TG3 和 G3 送到了输出端,使 Q=Q′=D(CP 上升沿到达时 D 的状态),而 Q=Q′=D。 在 CP′=1,CP′=0 期间,Q=Q′=D,Q=Q′=D 的状态一直不会改变,直到 CP′下降沿到达时 (即 CP′跳变为 0,CP′跳变为 1),TG2、TG3 又截止,TG1、TG4 又导通,主触发器又开始接收 D 端新数据,从触发器维持已转换后的状态。可见,这种触发器的动作特点是输出端的状态转换 发生在 CP′的上升沿,而且触发器所保持的状态仅仅取决于 CP′上升沿到达时的输入状态。 正因为触发器输出端状态的转换发生在 CP′的上升沿(即 CP 的上升沿),所以这是一个 CP 上 升沿触发的边沿触发器,CP 上升沿为有效触发沿,或称 CP 上升沿为有效沿(下降沿为无效 沿)。 若将四个传输门的控制信号 CP′和 CP′极性都换成相反的状态,则 CP 下降沿为有效沿, 而上升沿为无效沿。4用 CMOS 传输门和 CMOS 与非门设计 D 触发器2. CMOS 构成的 D 触发器工作原理仿真VDD(+5V)K1CD4013 SDQ _ QX1K2D cpK3RDK4图4仿真原理图图 5 仿真图3. 写出特征方程，画出特征表，激励表与状态图3.1特征方程=D5用 CMOS 传输门和 CMOS 与非门设计 D 触发器3.2 特征表表 1 特征表 CP D X X 0 10 13.3激励表表2 激励表Qn 0 0 1 1 Qn+1 0 1 0 1 D 0 1 0 13.4 状态转换图图 6 D 触发器状态转换图4 激励信号D的保持时间和时钟CP的最大频率概念：平均传输延迟时间 平均传输延迟时间是表示门电路开关速度的参数， 它是指门电路在输入脉冲波形的作用 下，输出波形相对于输入波形延迟了多少时间。6用 CMOS 传输门和 CMOS 与非门设计 D 触发器图7 门电路传输延迟时间导通延迟时间tPHL ： 输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要 的时间。 截止延迟时间tPLH： 从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所 需要的时间。平均传输延迟时间tpd：t pd ?四个传输门（TG）具有传输延迟（tpd） ，五个反相器（G）也具有传输延迟（tpd1） ，并 且传输门（TG）在导通和截止转换时会存在延迟（tpd2） 。 当CP=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q2= ,Q3=D,但这时主触发器 ，则跳 尚未形成反馈连接,不能自行保持。 Q2、 Q3跟随输入端D端的状态变化;由于TG1和G1存在传输 延迟设二者总的延迟时间为Tsu，如果D在CP由1跳变为0前小于Tsu时间内发生跳变 变后的信号 TG3导通TG4截止，Q2的状态 所以 由于在传输过程中的延时Tsu无法在CP跳变前传送到Q2，而此时CP跳变完成， 会通过TG3传送到从触发器中（Q4） ，从而通过G3传到了输出 没有传送到Q2，所以也不会有电容电压保持 ，t PLH ? t PHL 2端。这时，由于TG1已经截止，而且跳变就会衰弱消失，也阻止了其进入TG3干扰输出端的可能。所以，输入信号D只有在CP跳变之前&Tsu的时间里准备好,触发器才能将数据锁存到Q输 出端口，Tus也就是所说的能够保证信号的建立时间 由于传输门TG由具有延时效应的MOS管和负载电容CL构成，所以在导通和截止时会存在 延时tpd2。 设tpd2为状态转换延迟,T2为信号传输延迟。将两者进行比较，得出两种情况: （1）当T2&tpd2时，不需有维持信号时间。 分析：我们不妨以极限的思想讨论，tpd无限小，T2正常延迟数量级。此时TG门相当于 理想开关，当时钟下降沿时瞬间关闭。因此此后的输入端D的状态变化不可能传到Q1，更不 可能影响到后续的信号传输。 （2）当T2&tpd2时，信号输入维持时间为：tpd2-T2. 分析：当信号输入端D在CP由1跳变为0后，如果在某个时间（此时暂不限定具体时间段） 经过TG1传入到Q1后， 会通过G1门传送到Q2或者反馈电路Q1-TG2-G2-Q2 （此时TG2可能会已经 导通， 具体情况后续会详细分析） 传送到Q2， 进而影响到Q3和输出端的状态， 使之出现振荡。 现在我们讨论能使D得突变信号干扰到输出端的具体时间段数值。由于状态转换延迟时 间为tpd2， 传输时间为T2， 只需在D跳变信号没有在TG1开关截止前传输到Q1即可， 也就是说，7用 CMOS 传输门和 CMOS 与非门设计 D 触发器D跳变信号如果在TG1确定截止后仍没传送到Q1， 就不会对后续信号造成影响。 那么需要的保 持时间T=tpd2-T2。进一步解释就是，如果信号D在CP下降沿后T的时间段内发生了跳变，那 么跳变的信号 就会干扰到后面的信号。图8 D触发器波形图1.信号D保持时间 CP=0时，信号D经过TG1和一个非门到达TG3的输入端，需要两个延迟时间，即2tpd，同 时经过一个非门到达TG2又需一个延时时间，即1tpd，因而信号D的保持时间thold = 2tpd + tpd = 3tpd 。 2.CP频率要求 当CP从0变为1的上升沿时刻，TG3和TG2导通。此时触发器1将输入信号D保存下来，并且 经过两个延时时间，即2tpd，信号D经过TG3和非门到达输出端，tout = 2tpd 。由信号D的 保持时间和输出时延可得，时钟CP的高低电平保持时间须分别满足以下条件： tCPL ≥ thold = 3tpd tCPH ≥ tout = 3tpd 则： TCP = tCPL + tCPH ≥ 6tpd fCP ≤ 1 / 6tpd五、将设计的D触发器转换成JK触发器和T触发器5.1 D触发器转换成JK触发器 D触发器的状态方程是：Q*=D； jk触发器的状态方程是：Q*=JQ'+K'Q。 让两式相等可得： D=JQ'+K'Q。 用门电路实现上述函数即可转换成为jk触发器8用 CMOS 传输门和 CMOS 与非门设计 D 触发器图9 D触发器转换JK触发器电路图5.2 D触发器转成T触发器图10 D触发器转换称T触发器电路图六、CMOS构成的D触发器与TTL构成的D触发器比较74LS47和74HC47都是双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡 器，单稳态，分频计数器等功能。 不同的是74LS74是由TTL门电路构成而74HC74是由CMOS 门电路构成，下面我将分析比较两块芯片的功能。 下面以TTL电路:74LS74芯片和CMOS电路:74HC74芯片为例,讨论TTL以及CMOS电路的特 点,进而分析好坏。为了比较方便，参数均采用额定参数.具体参数见表3所示.9用 CMOS 传输门和 CMOS 与非门设计 D 触发器表 3 74LS74, 74HC74部分参数对照表74LS74功耗 P（mw） 传输延迟 Tpd(ns) Tplh(ns) Tphl(ns) Tsu(ns) Th(ns) TA(℃) 2 19ns 13 25 20 5 0-7074HC740.004 17 ns 20 20 16 3.0 -40~85二者比较分析： 1.静态功耗 CMOS集成电路采用场效应管， 且都是互补结构， 工作时两个串联的场效应管总是处于一 个管导通另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMO S电路尚有微量静态功耗。根据上表的数据可知，74HC74芯片的静态功耗为0.004mw。同时7 4LS74芯片通过提高电路中个电阻的阻值，改变电阻的连接方向，降低了功耗。通过上表参 数可知，74LS74的功耗为20mw。两者相比较，虽然功耗都非常低，接近于0，但是CMOS集成 电路74HC74芯片的静态功耗更低，两个相差四个数量级。 2.工作电压范围 CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。由上表可知,74HC74芯片 的供电电源范围为2-6V,远远大于74LS74芯片的供电电源范围4.75-5.35V。 3.逻辑摆幅 CMOS集成电路的逻辑高电平&1&、逻辑低电平&0&分别接近于电源高电位VDD及电源低电 位VSS。由上表可知，输出电压Uout为C 0.5 --VCC + 0.5,当VDD=6V，VSS=0V时，输出逻辑 摆幅近似7V。而74LS74芯片的输出电压摆幅为(3.5-0.35)V=3.15V。因此，CMOS集成电路74 HC74芯片的逻辑摆幅比TTL集成电路的74LS74大，似的电源电压得到了充分的利用。 4.抗干扰能力 CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差。根据上 表中的参数可知,74HC74芯片的高低电平差距为7V,74LS74芯片的高低电平差距为3.15V.所 以可知74HC74芯片的抗干扰能力更强.根据上表的参数无法计算出电压噪声容限,所以只能 利用典型值进行定性分析.CMOS集成电路的电压噪声容限的典型值为电源电压的45%， 保证值 为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD= 15V的供电电压（当VSS=0V时） ，电路将有7V左右的噪声容限. 5.扇出系数 扇出能力是用电路输出端所能带动的输入端数来表示的。 由于CMOS集成电路的输入阻抗10用 CMOS 传输门和 CMOS 与非门设计 D 触发器极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如 不考虑速度，一般可以驱动50个以上的输入端. 通常门的驱动能力由前级门输出的高低电平， 输出的驱动电流及后级门的输入电流等参 数决定。当两个电路驱动同类型的电路时，CMOS电路的驱动能力比TTL电路强得多。但是， 静态情况下估算出的CMOS门扇出系数往往很大， 实际使用时考虑到门电路的输入电容等因素 的影响，电路中的充、放电将直接影响到信号的传输速度。因此，在信号的频率较高时，C MOS电路的扇出系数一般取10～20左右。用CMOS驱动CMOS门时通常不考虑扇出系数。用CMOS 直接驱动TTL门肘，通常一个只能驱动一个。 6.集成度，温度稳定性能 由于CMOS集成电路的功耗很低，内部发热量少，所以集成度可大大提高。而且，CMOS 电路线路结构和电气参数都具有对称性， 在温度环境发生变化时， 某些参数能起到自动补偿 作用， 因而CMOS集成电路的温度特性非常好。 由上表可知74HC74的工作温度范围为-40~85℃， 而74LS74的工作温度范围是0-70℃。 因此， CMOS集成电路74HC74芯片的温度稳定性能相比于 CMOS集成电路74HC74芯片更好，同时集成度也更高。 7.传输时间 根据上表的参数可知， CMOS集成电路74HC74芯片的传输延迟时间为17 ns， TTL集成电路 的74LS74芯片的延迟时间为19ns，两者传输延迟时间同一数量级，大小几乎相等，传输时间 都很短，传输速度快。 TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路 是利用电子和空穴两种不同极性的载流子进行电传导的器件。 它具有速度高 （开关速度快） 、 驱动能力强等优点，但其功耗较大，集成度相对较低。TTL电路以双极型晶体管为开关元件， 所以又称双极型集成电路。 双极型数字集成电路是利用电子和空穴两种不同极性的载流子进 行电传导的器件。它具有速度高（开关速度快） 、驱动能力强等优点，但其功耗较大，集成 度相对较低。 MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利 用一种极性的载流子（电子或空穴）进行电传导。它的主要优点是输入阻抗高、功耗低、抗 干扰能力强且适合大规模集成。 CMOS与TTL电路相互比较： 1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传 输延迟时间长(25-50ns),但功耗低。 COMS电路本身的功耗与输入信号的脉冲频率有关， 频率 越高，芯片集越热，这是正常现象。 3）由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参 数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电 路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电 路工作温度范围为-45 ~ +85℃。 4) CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输 入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。11用 CMOS 传输门和 CMOS 与非门设计 D 触发器7.总结总结：在撰写数电研讨论文的过程，学生逐字推敲，精益求精，力求使整个论 文思路清晰，文笔简洁，格式正确，讲解透彻而不累赘，希望通过这篇论文对自己 的数电研讨成果做一个阶段性的总结，同时加深自己对相关知识的理解。 在撰写这 篇研讨时，我查阅很多资料，对 D 触发器进行了充分的原理，对书本上有关 CMOS 电路 和 TTL 电路进行了复习。 与此同时， 我浏览了很多课外文献， 发现了一片更广阔的天空， 阅读大家的思想可以让自己有巨大的收获！通篇来看，本文： 1.注重理论知识与实际的联系。 在研究 D 触发器理论的同时，对实际芯片 74HC74 与 74LS74 相比较，从功耗、抗干扰能力等方面进行对比分析，既在理论方 面上对 D 触发器进行了掌握，也在实际方面对 D 触发器的应用有了些许了解。 2.注重哲学思想（从局部到整体，再从整体到局部，辨证思想）的运用。哲 学是知识中的知识，首先应用局部到整体的思想，分析构成 D 触发器的门电路:传 输门和与非门，再从整体到局部分析其性能。紧接着用辩证的思想对 74HC74 和 74LS74 进行分析，分析其优缺点。 3.注意对软件的应用。在撰写这篇论文时，我用 multisim 进行仿真，在利用 multisam 仿真软件的过程中，不断的了解了仿真软件的使用方法，为以后的理论学习和 动手实践都打下了基础。 在这次撰写论文的收获，首先我提高了系统分析能力，比如学习 D 触发器不仅 仅是学会 D 触发器就可以了，还要通过联系 JK 触发器，T 触发器等，进行系统的分 析，再今后的学习，工作中，系统思想要贯穿始终；其次提高了运用辨证思想提升 自己的能力，这使我看待事物更加客观，更加理性，更加全面。在工程运用的方面， 有很多芯片具有相近的功能，要综合考虑电路需求，运用辩证的思想挑选最适合的 芯片，其实，在以后生活中方方面面都可以运用到这个思想。 在接下来的学习和事件过程中，我将要做到; 1.扎实的功底，扎实的功底是兴趣的来源也是学习取得动力，如果书本上的只是都学不 好将难以取得更大的进步。 2.多阅读课外文献，好的知识，不仅来自于书本，更来自于思想，要充分借鉴别人的思 想，不能固步自封。 3.将哲学的辩证思想渗透到学习当中，生活离不开哲学，哲学是一种重要的思想，用哲 学来提升自己的学术价值。参考文献[1]侯建军.数字电子技术基础[M]. 高等教育出版社，]薛忠杰.CMOS 门电路延迟时间经验模型与估算[J]. 中国集成电路，总第 33 期 [3]王接枝,熊熙烈,吕岿,黄先恺,何锦军.CMOS 触发器在 CP 边沿的工作特性研究[J]. 电子技术应 用，2007，第四期 [4]孙东丰，纪玲.D 触发器在开关信号中的应用[J].中国高新技术企业， [5]周润德.数字集成电路设计课件[M].清华大学,12
更多搜索：
All rights reserved Powered by
文档资料库内容来自网络，如有侵犯请联系客服。【图文】阎石第五版第三章第三讲_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
阎石第五版第三章第三讲
&&阎石第五版第三章第三讲课件
大小：1.71MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢CMOS传输门：又称模拟开关1.传输门：TG；2.应用：a.用于数字电路传输：作为基本单元电路；采样保持电路[1]（sampleholddevi；采样保持电路有两种工作状态：采样状态和保持状态；保持状态：控制开关K断开，由保持电容Ch维持该电；输入阻抗：高阻；运算放大器A1：K闭合时为跟随器；输出阻抗：小；4.什么是阻抗：在具有电阻、电感和电容的电路里，；5
CMOS传输门：又称模拟开关 1. 传输门：TG 2. 应用：a.用于数字电路传输：作为基本单元电路，组成逻辑电路，如数据选择器、触发器等。
b.用于模拟电路传输：应用于模数、数模转换电路，采样―保持电路，斩波电路等。 3.采样―保持电路：
采样保持电路[1]（sample hold devices)简称S/H；它用在模拟/数字（A/D）转换系统中的一种电路。 作用是采集模拟输入电压在某一时刻的瞬时值，并在模数转换器进行转换期间保持输出电压不变，以供模数转换。原因在于模数转换需要一定时间，在转换过程中，如果送给ADC的模拟量发生变化，则不能保证精度。 采样保持电路有两种工作状态：采样状态和保持状态。 采样状态：控制开关K闭合，输出跟随输入变化。 保持状态：控制开关K断开，由保持电容Ch维持该电路的输出不变。 运算放大器A2：典型的跟随器接法。 输入阻抗：高阻。保持状态（K分）下Ch放电小，保持电压不变。 输出阻抗：小。采样保持电路的负载能力大。 运算放大器A1：K闭合时为跟随器。（不关心K断开的情况）。 输入阻抗：高阻。对输入信号的负载能力要求小。 输出阻抗：小。采样状态时，Ch上的电压快速跟随输入变化。 控制开关K：由接口电路控制。 4.什么是阻抗：在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示，是一个复数，实部称为电阻，虚部称为电抗，其中电容在电路中对交流电所起的阻碍作用称为容抗 ,电感在电路中对交流电所起的阻碍作用称为感抗，电容和电感在电路中对交流电引起的阻碍作用总称为电抗。 阻抗的单位是欧。
5.斩波电路：将直流电变为另一固定电压或可调电压的直流电。也称为直流--直流变换器（DC/DC Converter）。一般指直接将直流电变为另一直流电，不包括直流―交流―直流。斩波电路原来是指在电力运用中,出于某种需要,将正弦波的一部分\斩掉\例如在电压为50V的时候,用电子元件使后面的50~0V部分截止,输出电压为0.)后来借用到DC-DC开关电源中,主要是在开关电源调压过程中,原来一条直线的电源,被线路\斩\成了一块一块的脉冲。斩波器的工作方式有两种：
一是脉宽调制方式，Ts（周期）不变，改变Ton（通用，Ton为开关每次接通的时间）。
二是频率调制方式，Ton不变，改变Ts（易产生干扰）。 6.CMOS传输门的组成：一个P沟道和一个N沟道增强管MOSFET并联 7.电路及符号：
8.电路的结构说明： 接GND. 2.两个栅极是控制信号，而且这两个控制信号时互补的.
1.T2是PMOS管，T1是NMOS管，从电路中可以看出，PMOS的衬底B接VDD，NMOS的衬底B3.源极与源极相接，作为输入级，漏极与漏极相接，作为输出级。上图，左边可以使输入级也可以使输出级，右边也可以使输入级也可以使输出级就，作为输入级，则是源极，作为输出级，则是漏极。 4.是一种双性器件，输入端和输出端可以互换。
9.衬底的连接方式
1.应用于模拟电路，T1的B接-5V,T2的B接+5V,则输入信号V1的变化范围为：-5~+5V
2.应用于数字电路，T1的B接0V,T2的B接+5V,则输入信号V1的变化范围为：0~+5V
10．以数字电路为例，T1的B接0V,T2的B接+5V的原因：
1.NMOS：衬底接低电平，则漏极相对于衬底接高电位，则衬底与漏极之间形成的PN结为反向偏置，反向偏置，电流很小，则可以防止电流从漏极直接流向衬底。
2.PMOS: 衬底接高电平，则漏极相对于衬底接低电平，则衬底与漏极之间形成的PN结也为反向偏置，反向偏置，电流很小，则可以防止电流从漏极直接流向衬底。
11.工作情况 (开启电压|VT|=2V)
C接+5V,VGS=VG-VS= VG-VI, 输入信号VI的取值范围为0~+5V, VGS=VG-VS= VG-VI,则NOMS的VGS≤0V, VGS〈VT，POMS的VGS≥0V, VGS〉VT，则NOMS、POMS同时截止，输入输出之间是高阻态，传输门断开。
_ 2.什么是高阻态：
1. 高阻态高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。 2.高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。它的极限状态可以认为悬空（开路）。也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。 3.高阻态的意义：当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空（没有电流流动）,其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制 。 4.典型应用：1、在总线连接的结构上。总线上挂有多个设备，设备与总线以高阻的形式连接。这样在设备不占用总线时自动释放总线，以方便其他设备获得总线的使用权。 2、大部分单片机I/O使用时都可以设置为高阻输入，如凌阳，AVR等等。高阻输入可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生电流（不衰减），而且在一定程度上也增加了芯片的抗电压冲击能力。 5.高阻态常用表示方法：高阻态常用字母 Z 表示。
3.C接+5V,_ C接0V,T1导通：VGS〉VT，VG-VS〉VT，VG-VI〉VT，VI〈VG- VT=5-2=3V,所以T1导通，VI的输入电压的变化范围为：0~3V. T1导通VGS〈VT, VG-VS〈VT, VG-VI〈VT，VI〉VG- VT=0-2=-2V, 所以T2导通，VI的输入电压的变化范围为：+2~+5V.因此，VI的输入电压的变化范围为：0~5V之间变化时，至少有一个管导通。
4.当输入电压变化时，两管的栅极电压VGS均发生变化，因为GS=VG-VS= VG-VI，VG是已知的。
5. MOS管漏源之间的等效电阻是VGS的函数，所以漏源之间的等效电阻随输入电压的变化而变化
6.传输门的优点：一管导通程度越深，另一管的导通程度则相应减小，也就是一管的等效电阻减小，另一管的等效电阻就增加，由于互补作用的两管是并联的，使传输门的导通电．．．阻．的变化相对于单管的等效电阻的变化小得多。
7.导通电阻和输出端的负载构成分压器，输出电压就是导通电阻和负载对输入电压的分压得到，所以，导通电阻稳定，输出电压与输入电压成线性关系。
三亿文库3y.uu456.com包含各类专业文献、中学教育、文学作品欣赏、幼儿教育、小学教育、生活休闲娱乐、高等教育、18CMOS传输门等内容。　
　CMOS 传输门:又称模拟开关 1. 2. 传输门:TG 应用:a.用于数字电路传输:作为基本单元电路,组成逻辑电路,如数据选择器、触发器等。 b.用于模拟电路传输:应用于... 　CMOS 传输门(转) http://blog.sina.com.cn/s/blog_4apdf7.html ( 21:34:40) 转载 标签: 分类: 电路基础 cmos 传输门 模拟开关 ... 　《数字电子技术》研究性学习 用 CMOS 传输门和 CMOS 非门设计 边沿 D 触发器 姓学班 名: 号: 级: 贾岚婷
通信 1307 侯建军 2015 年 12 月 1 ... 　26 1 摘要:本文用 CMOS 传输门和 CMOS 非门设计边沿 D 触发器。说明电路组成结构;阐述电路 工作原理;写出特征方程,画出特征表,激励表与状态图;计算出激励信号 ... 　首先分析 CMOS 传输门和 CMOS 与非门原理;然后设计出 CMOS 传输门和 CMOS 非门设计边沿 D 触 发器;阐述电路工作原理;写出特征方程,画出特征表,激励表与状态图... 　CMOS传输门_计算机硬件及网络_IT/计算机_专业资料 暂无评价|0人阅读|0次下载|举报文档 CMOS传输门_计算机硬件及网络_IT/计算机_专业资料。课程设计任务书学生姓名:... 　3CMOS传输门应用实验_物理_自然科学_专业资料。数字电路-03 CMOS 传输门实验应用一. 实验目的 1. 掌握 CMOS 传输门的功能特点及应用方法。 2. 了解用 CMOS ... 　集成电路版图设计 反相器 传输门_工学_高等教育_教育专区。Linux系统的使用;设计CMOS结构的反相器,传输门的电路,版图。集成电路版图设计 实验报告 学班学姓 院:...