1. 关于奇偶存储体的相关问题
-
分奇耦存储体的原因：存储器是按字节组织的一个字节8位，而8086有16根数据线产生矛盾。
-
当8086对偶地址单元进行操作时A0引脚一定为0；当8086对奇地址单元进行操作时，BHE引脚一定为0（此时A0引脚不一定为1因为存在按字节操作和按字操作的问题）
-
向存储器写入一个字，对准（需要一个总線周期）和未对准（需要两个总线周期）的过程：
3. 存储器电路连接与字节扩展
4. 存储器译码电路设计
-
首先确定需要多少个存储芯片再写出20位地址线；
-
确定哪些地址线是用于片内寻址（对于，则为A1-A13；对于则为A0-A12）；
-
确定所有存储芯片地址码的公共部分（不变的部分），该部分譯码（可以有全地址译码和部分地址译码两种方式）产生模块选择信号；
-
公共部分和片内寻址部分之间的则为片间寻址部分；
-
模块选择信號、片间选择信号、控制信号（M/IO、A0、BHE）一起译码产生片选信号
控制信号一定要参与译码！
当选择的存储器的位数不够8位时，需要先进行位扩展生成8位的存储器模块然后再使用该模块进行字节扩展设计存储器电路。
如使用两片1K*4bit的存储器扩展成1K*8的存储器：（注意分拆了数据線）
6. 两种片选信号的产生方式
-
除片内寻址用的地址线之外其余地址线全部参与片选信号的译码；
-
访问该存储芯片内单元的地址是唯一的；
-
優点：节省存储器空间；缺点：地址译码电路复杂
-
某些高位地址线被省略不参与片选信号的译码；
-
存储器地址空间会产生重叠，重叠空間数=2^n（n为省略地址线的个数）
-
优点：地址译码电路得到简化；缺点：可用的存储空间缩小
