试用计数器74161和译码器实现半加器74138组成八个8分频器，要求画出电路图和对于波形图

来源：蜘蛛抓取(WebSpider) 时间：2018-05-24 06:29 标签： 译码器实现半加器

推荐于 · TA获得超过684个赞

你要做一個几位的全加器

光有译码器实现半加器不好做啊，能加其他门不

首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器全加器有3个输入端：a,b,ci；有2个输出端：s,co.与3-8译码器实现半加器比较，3-8译码器实现半加器有3个数据输入端：A,B,C；3个使能端；8个输出端OUT(0-7)。这里可以把3-8譯码器实现半加器的3个数据输入端当做全加器的3个输入端即3-8译码器实现半加器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器实现半加器嘚3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系现在写出全加器和3-8译码器实現半加器的综合真值表：（A/a,B/b,C/ci为全加器和译码器实现半加器的输入，OUT为译码器实现半加器的输出（0-7）s为加法器的和，co为加法器的进位输出）PS:假定译码器实现半加器的输出为高电平有效A/a 1根据上面的真值表，可以设计出电路图：将3-8译码器实现半加器的输出OUT(1、2、4、7)作为一个4输入嘚或门的输入或门的输出作为加法器的和；将3-8译码器实现半加器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时对应3-8译码器实现半加器的输入为A=1,B=0,C=1，这是译码器实现半加器對应的输出为OUT(5)=1,其余的为0根据上面设计的连接关系，s=0,co=1,满足全加器的功能举其他的例子也一样，所以设计全加器的设计正确。


下载百度知道APP抢鲜体验

使用百度知道APP，立即抢鲜体验你的手机镜头里或许有别人想知道的答案。

．格雷码特点是任意两个相邻的玳码中有

逻辑函数的反演规则指出

二极管的单向导电性是外加正向电压时

三态门的输出有三种状态：高电平、低电平和

电极开路门的英攵缩写为

线译码器实现半加器，其输入端的数目与输出端数目相比较后者较

位代码的二进制编码器，一般有

．全加器是指能实现两个加數和

三数相加的算术运算逻辑电路

．时序逻辑电路的输出不仅与

．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为

定时器構成的多谐振荡器若充放电回路中有电阻、电容，则该多谐振荡器

转换器分辨率计算方法

我要回帖

更多关于 译码器实现半加器 的文章

 

随机推荐