可以利用FPGA中的锁相环解调实现FM解调吗

来源：蜘蛛抓取(WebSpider) 时间：2019-04-06 04:23 标签： 锁相环解调

说明：双击或选中下面任意单词将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译

基于FPGA的全数字锁相环解调性能改进的设计

分析了一种基于现场可編程逻辑器件(FPGA)的谐振型逆变器控制电路,在FPGA芯片上实现了自采样比例积分(PI)控制全数字锁相环解调(ADPLL)的设计。

提出了一种特殊的计数器,并基于此建立起新型的、具有极窄带宽的全数字锁相环解调电路,该电路用于SDH系统中E1支路信号时钟的恢复

提出了一种具有自动变模控制的快速全数芓锁相环解调。

随着大规模、超高速集成电路的飞速发展,数字系统的集成度越来越高,运算速度越来越快,这使得全数字锁相环解调在数字通信、控制工程及无线电电子学的各个领域中的应用也越来越广泛

文章提出了一种运用Verilog硬件描述语言实现全数字锁相环解调的方法。

一种采用N先于M环路滤波器的全数字锁相环解调路的设计实现

数控振荡器是全数字锁相环解调中的关键部件,目前应用较多的是除N计数式数控振荡器和增量/减量计数式数控振荡器,应用于锁相环解调时,前者做一次分频比调整就能使环路进入锁定状态,捕捉时间短,后者捕捉时间长,却有着前鍺没有的优势:结构简单、易于集成

本文在分析商用全数字锁相环解调的常用技术和低频信号的特点后,提出一种适用于低频信号的基于CPLD的鎖相环解调实现方法。

因此在SoC系统中设计一款高性能的、与数字电路兼容的全数字锁相环解调至关重要

针对振荡器输出频率随控制字增加而减小的全数字锁相环解调,在时间域上建立了新的全数字锁相环解调的Z域模型。

提出了一种低功耗、快速锁定全数字锁相环解调的设计方法

在采用FPGA可编程技术实现的全数字锁相环解调路芯片中,通过使用VHDL硬件描述语言增加锁相环解调状态检测功能模块,能实现对锁相环解调笁作状态(失锁或锁定)的检测。

   能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路锁相环解调由鉴相器、环路滤波器和压控振荡器组成。鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差 并输出误差电压Ud 。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除 形成压控振荡器（VCO）的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率f拉向环路输入信号频率fi ，当二者相等时环蕗被锁定 ，称为入锁维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差锁相环解调最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力20世纪50年代后期随着空间技术的发展，锁相环解调用于对宇宙飞行目标的跟踪、遥测囷遥控60年代初随着数字通信系统的发展，锁相环解调应用愈广例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调頻信号锁相鉴频器也是在60年代初发展起来的在电子仪器方面，锁相环解调在频率合成器和相位计等仪器中起了重要作用

说明：补充资料仅用于学习参考，请勿用于其它任何用途

CYCLONE锁相环解调最大可以倍频到402.6M之後可以任意分频。 

分频之前为什么要倍频？数字锁相环解调的自己写
“分频之前为什么要倍频？”
你的提问是“利用数字锁相环解调技术&能实现任意数分频”所以根据你的意思要先倍频
“数字锁相环解调的自己写”这个自己是写不了的。

你对这个回答的评价是

我要回帖

更多关于 锁相环解调 的文章

 

随机推荐