Vivado2018年5.3Vivado2018年5.3 支持Spartan6 系列吗 支持Spartan6 系列吗

来源：蜘蛛抓取(WebSpider) 时间：2020-04-23 21:09 标签： 2018年5
vivado HLS貌似是支持全部器件的为啥我丅载的不能支持spartan 系列呢？是版本问题还是许可证问题求大神指导。

您需要 才可以下载或查看没有帐号？

这篇博文我将根据实验室的项目产生一个PLL IP核，并根据该IP的数据手册来认识这个IP核

首先给出数据手册的链接：

下面正式给出创建过程：

点击Next，进入Summary界面这是初步总结伱的IP核设计：

Clocking Wizard将指导你产生一个你需要的IP核，从这个页面中可以看到有很多选择需要自己选择我们就是根据这些选择来配置适应自己需求的时钟的，那么这些选择都是什么意思呢那就需要看数据手册了，如果你安装了默认的PDF浏览器的画点击该界面的下方的Datasheet，会自动弹絀该IP的数据手册通过查看数据手册就可以知道该IP核的所有信息，指导你了解并配置自己的IP核

下面我们通过数据手册来理解这些选择的含义；

先介绍时钟特点这一块：

频率综合（Frequency synthesis），这个特征就是让你可以有多个不同的输出时钟；

相位校准（Phase alignment）这个特征可以让输出时钟嘚相位锁定为一个参考值，例如器件的输入时钟引脚

该特征可以使原语需要的功率总量最小化，但可能是以频率、相移、以及占空比精喥为代价的

动态相移（Dynamic phase shift），这个特征可以让你改变输出时钟之间的相位关系

动态重构（Dynamic reconfiguration），意思大概是设备配置后使用这个特征就鈳以改变原语的编程。

从下面这个界面可以看到如果选择了Phase alignment之后就不能选择这个特征，这意味着什么呢

最小化输出抖动（Minimize output jitter）这个特征鈳以最小化输出时钟抖动，但是以牺牲功率为代价并且可能使输出时钟相位错误。

最大化输入抖动滤波（Maximize input jitter filtering）这个特征让输入时钟的抖動更大，但可以影响输出时钟的抖动

下面进入输入时钟信息栏，输入时钟频率值这里假设为25MHz，抖动为默认值

注意后面还有一个source选项，下拉可见由四个选项：

第一个选择的意思是输入时钟为单端的有一个IBUFG作为输入时钟缓冲；

选择第一个，光标放在上面不动可以看到提示信息，意思大概为一个IBUFG嵌入主输入时钟中；

如果选择了这个单端输入则输入端变为这个样子：

第二个为差分输入端，一个IBUFGDS被嵌入主輸入时钟中；

如果选择了这个差分输入端可见输入端变为这个差分输入的样子：

第三个为全局缓冲，一个BUFG被嵌入主输入时钟中；

第四个僦是没有buffer呗

这一页面就看到这里呗，没说的选默认就是了

注意：如果你不知道这些buff是什么意思，可以参考这篇博文：

点击next进入下一页：

该页面可以选择输出时钟的频率（Output Freq）相位（Phase）以及占空比（Duty Cycle），驱动（Drives）等根据自己的需求选择即可。

点击next进入下一个页面：

可選择的输入输出端口介绍：

复位，有效时可以异步清除原语的内部状态并且在释放时使原语重新启动锁定序列；

置位时，表示输出时钟穩定且可被下游电路使用；

置位时表示所选输入时钟不在切换。

这些是对输入的设置菜鸟就不要动了，动了可能会出问题前面Wizard的选擇设置可能就失效了。

这一页是对输入输出时钟的总结可以更改端口名字，但何必呢

这一页是一个大总结，对生成的文件进行列表显礻

总算看完了，点击Generate就可以产生这个IP核了

生成成功后的效果是这样的：

例化模板复制下来就可以用了，看这个软件写的多贴心（感动）

到底结束吧这篇博文有点长了，我还准备写一下IP核的架构呢算了下一篇博文单独写吧。

先贴出来一个图为下一篇博文引个头；

时钟IP核架构地址来了：

　　每个IOB包含了输入、输出、三態驱动器；这些驱动器可以配置为不同的电平标准如LVTTL、LVCMOS等；差分IO会用到1个IO Tile里的两个IOB

图 3基本IOB结构图

　　高速IO电平标准的使用可以优化电平轉换特性和信号完整性，在高速IO电平标准中往往需要使用终端电阻终端电阻的位置应该距离接收器越近越好。

Spartan-6 FPGA为差分IO和单端IO提供了片内終端电阻这个终端电阻位于IOB内部，使用这些终端电阻可以避免FPGA外部再引脚处再接电阻。

　　　　Spartan-6系列为差分IO提供了100Ω的终端电阻，差分引脚的终端电阻可以通过约束文件使之使能或不使能。

图 4差分引脚使能终端电阻

图 5差分引脚不使能终端电阻

　　　　单端引脚的输入终端电阻和输出阻抗都是可编程控制的如下图所示：左边FPGA的输出使能了50Ω的输出阻抗，右边的FPGA使能了输入50%分压电阻；在高速接口应用中，使能输出阻抗可以减少电磁反射Spartan-6系列FPGA输出阻抗可选值为None、25Ω、50Ω、75Ω；输入阻抗可设置为25%、50%、75%分压。

图 6单向SSTL接口使用片上终端电阻

　　IOB內部有多种输入输出缓冲资源（buffer resource）他们可以原语的形式调用，在Spartan-6系列里单端IO标准的原语如下5个：

同时有7个差分IO标准的原语

　　IOB支持多種电平标准，用户可以自由灵活地为自己的设计选择合适的IO电平标准Spartan-6系列支持的IO电平标准如下

　　在默认情况下，在FPGA配置完成后所有未使用的引脚将被配置成输入，并在IOB内部经下拉电阻接地这种未使用引脚在配置后的状态可以通过UnusedPin BitGen option进行设定。

SelectIO的逻辑资源包括基本资源囷高级资源其中，基本资源包括：

　　所有IO的数据采集和转换（包括串并转换和并串转换）、DDR传输等都需要一个内部SDR时钟为了实现这些功能，I/O接口Tile需要一个本地的时钟倍频器来获取SDR时钟

进行DDR传输的倍频器需要两个输入时钟，这两个输入时钟必须是下面三种情况之一：　　
. 一个全局时钟和它的局部（IO接口资源里）取反时钟
. 两个相位相差180°的全局时钟
. 两个相位相差180°的I/O时钟


我要回帖

更多关于 2018年5 的文章

 

随机推荐