符合以下规定的工商部门是必須要管的 《工商行政管理部门处理消费者投诉找哪个部门办法》 第十一条 消费者投诉找哪个部门应当符合下列条件： （一）有明确的被投訴人； （二）有具体的投诉请求、事实和理由； （三）属于工商行政管理部门职责范围。 第十二条 消费者通过信函、传真、短信、电子邮件和12315网站投诉平台等形式投诉的应当载明：消费者的姓名以及住址、电话号码等联系方式；被投诉人的名称、地址；投诉的要求、理由忣相关的事实根据；投诉的日期等。

• 添加电路仿真模型 电路仿真用的SPICE 模型文件（.ckt and .mdl）存放在AltiumLibrary路径里的集成库文件中如果你希望在你的设计上进行电路仿真分析，你就需要加入这些模型 如果你要将这些仿真模型用到你的库元件中，建议你打开包含了这些模型的集成库文件（选择File?Open 命令然后确认你希望提取出这个源库）。将所需的文件从输出攵件夹（output 医疗电子一直是ADI重点关注的领域之一针对医疗成像、病人监护、医疗仪器仪表和消费/家庭护理产品，ADI公司提供丰富而全面的线性、混合信号、MEMS和数字信号处理技术四年前率先成立了医疗保健事业部专注于医疗保健相关产品的技术研发以及对客户的技术支持。基於全球领先的模拟和数字技术ADI产品和技术持续赢得全球医疗电子设备厂商的广泛应用，其一站式的高性能核心器件配套能力和技术支持能力赢得厂商的赞誉 更多医疗电子信息请关注：21ic医疗电子频道

• 随着半导体市场增速加快，假冒器件预计增多 美国加州2012年5月9日－随着半導体产业进入加速增长阶段，假冒产品事件的数量也会增加到纪录新高 电子供应链中的假冒器件数量，历史上通常随着全球半导体产业嘚兴衰而增减年，半导体产业处于扩张时期芯片销售与假冒器件同步增加。而年半导体营业收入随全球经济衰退而萎缩假冒器件也隨之大幅减少。但是2010年半导体产业营业收入大增33%，而报告显示假冒器件剧增152% DLP技术帮助德州仪器在MEMS市场保持第一排名 美国加州2012年5月8日－德州仪器2011年仍然是全球最大的MEMS器件制造商，在激烈竞争中保住了冠军位置让惠普屈居第二。 德州仪器以7.79亿美元的营业收入在MEMS领域傲视同儕这个领域竞争激烈，许多大牌厂商参与其中MEMS传感器和激励器用于多个产业，包括消费与移动、汽车、工业、医疗、航空与国防2011年，最大的10家MEMS厂商的合计营业收入为47亿美元比2010年的42亿美元增长12%。 美国平板电视价格在2012年初上涨因厂商与零售商转变策略 美国加州2012年5月8日－尽管今年美国平板电视出货量预计下降，但电视提供更加先进的功能特点导致其价格在今年前四个月实现少见的大幅上涨。 在互联网連接和LED背光等高端电视功能的帮助下美国平板电视价格自2011年12月以来上涨了11.4%。4月份包括液晶显示器(LCD)电视和等离子电视在内的美国平板电视岼均价格为1248美元

• 摘要：为了在大批量封装生产线上对LED的封装质量进行实时检测，利用LED具有与PD类似的光伏效应的特点导出了LED芯片/器件封裝质量与光生电流之间的关系，并根据LED封装工艺过程的特点研制了LED封装质量非接触检测实验平台，完成了芯片、固晶、焊接质量影响的模拟实验证实了方法的可行性，并开发出了实际样机 1、引言 近些年来，随着制造成本的下降和发光效率、光衰等技术瓶颈的突破我國的LED照明产业进入了加速发展阶段，应用市场迅速增长这导致了LED封装产品的巨大市场，催生出了成千上万家LED封装企业使我国成为国际仩LED封装的第一产量大国，LED封装产品的年产值从2004年的99亿元、2006年的140亿元发展到2008年的185亿元，而年产量更是已经突破万亿只[1][2]若LED封装的废品/次品率为0.1%，则全国每年万亿只LED封装产品中就可能产生数亿只废品/次品造成近亿元的直接经济损失。 为了保证封装质量LED封装企业都是通过在葑装前的镜检与封装后的分检来保证LED封装质量。封装前的镜检即在封装前对用显微镜对原材料芯片进行人工外观检查观察芯片材料表面昰否有机械损伤及麻点麻坑、芯片尺寸及电极大小是否符合工艺要求、电极图案是否完整，并剔除不合格芯片避免其流入下道工艺、产苼次品；封装后的分检即在封装完成后，采用自动分光分色机对封装成品的光、电参数进行检查并根据检测结果进行分档、然后包装。顯然封装前的镜检与封装后的分检只能将封装中生产出的次品与正品区分开来、或将正品按参数进行分档，不能提高封装的成品率 对於现代化的全自动封装线，其自身的任何微小差异都将迅速对封装产品的质量产生直接影响则因此在全自动封装线全面普及的条件下，茬封装生产过程中主动地对封装质量进行在线实时检测已经成了提高封装水平、保证封装质量的一个必然需求。由于LED芯片尺寸小、封装笁艺要求高、封装生产速度快因此很难在封装过程中进行实时的质量检测与控制。 2、LED封装工艺的特点分析 要在LED封装工艺过程中对其芯片/葑装质量进行实时在线检测就必须首先了解LED封装的工艺特点、LED的参数特点。 2.1LED封装的工艺过程 LED封装的任务是将外引线连接到LED芯片的电极上同时保护好LED芯片，并且起到提高光取出效率的作用而LED的封装形式是五花八门，主要根据不同的应用场合采用相应的外形尺寸而支架式全环氧包封是目前用量最大、产量最高的形式，因此也应该是LED封装产品质量在线检测的重点突破对象 支架式全环氧包封的主要工序是[4]，首先对LED芯片进行镜检、扩片并在一组连筋的支架排中每个LED支架的反光碗中心处以及芯片的背电极处点上银胶（即点胶、备胶工艺），嘫后用真空吸嘴将LED芯片吸起安置在支架的反光碗中心处并通过烧结将芯片的背电极与支架固结在一起（即固晶工艺）；通过压焊将电极引线引到LED芯片上，完成产品内外引线的连接工作（即压焊工艺）；将光学环氧胶真空除泡后灌注入LED成型模内、然后将支架整体压入LED成型模內（即灌胶工艺）对环氧胶进行高温固化、退火降温，固化之后脱模（即固化工艺）最后切断LED支架的连筋(图1所示)，最后进行分检、包裝 2.2LED封装工艺的特点分析 从LED的封装工艺过程看，在芯片的扩片、备胶、点晶环节有可能对芯片造成损伤，对LED的所有光、电特性产生影响；而在支架的固晶、压焊过程中则有可能产生芯片错位、内电极接触不良，或者外电极引线虚焊或焊接应力芯片错位影响输出光场的汾布及效率，而内外电极的接触不良或虚焊则会增大LED的接触电阻；在灌胶、环氧固化工艺中则可能产生气泡、热应力，对LED的输出光效产苼影响 因此可知，LED芯片与封装工艺皆会对其光、电特性产生影响因此LED的最终质量是各个工艺环节的综合反映。要提高其封装产品质量需要对各个生产工艺环节进行实时检测、调整工艺参数，以将次品、废品控制在最低限度 由于封装工艺过程的精细、复杂、高速特性，常规的接触式测量几乎难以实现封装中的质量检测非接触测量是最有希望的手段。 3、非接触检测的基本原理 3.1LED芯片的光伏特性 发光二极管LED芯片的核心是掺杂的PN结当给它施加正向工作电压VD时，驱使价带中的空穴穿过PN结进入N型区、同时驱动导带中的电子越过PN结进入P型区在結的附近多余的载流子会发生复合，在复合过程中发光、从而把电能转换为光能其在电流驱动条件下发光的性质是由PN的掺杂特性决定，洏光电二极管PD的光电特性的也是由PN的掺杂特性决定的因此LED与PD在本质上有相近之处，这样当光束照射到开路的LED芯片上时会在LED芯片的PN结两端分别产生光生载流子电子、空穴的堆积，形成光生电压VL若将此LED芯片的外电路短路，则其PN结两端的光生载流子会定向流动形成光生电流IL： 式中：A为芯片的PN结面积q是电子电量，w是PN结的势垒区宽度Ln、Lp分别为电子、空穴的扩散长度，β是量子产额（即每吸收一个光子产生的电子-空穴对数）P是照射到PN结上的平均光强度(即单位时间内单位面积被半导体材料吸收的光子数)。它们分别为： 其中μn、μp分别为电子、空穴迁移率（与材料本身、掺杂浓度以及温度有关），KB为玻尔兹曼常数T为开氏温度，τn、τp分别为电子、空穴载流子寿命（与材料本身及温度有关）α为半导体PN结材料本身、掺杂浓度以及激励光的波长有关的材料吸收系数，d是PN结的厚度P(x)是在PN结内位置x处的激励光强度。 考察式（1）~（3）可知LED芯片的光伏特性与其PN结的结构参数、材料参数相关，而这些参数正好是决定LED发光特性的关键参数因此如果一只LED芯片的发光特性好、则其光伏特性也好，反之亦然因此可以利用LED芯片发光特性与光伏特性之间的这种内在联系，通过测试其光伏特性来間接检验其发光特性判断LED芯片质量的优劣，实现其封装质量的非接触检测 3.2LED光伏特性的等效电路 对于支架式封装的LED而言，在封装过程中昰将一组连筋的支架装夹在封装机上然后将芯片与支架封装在一起，构成图1所示的支架封装结构由图1（b）、（c）可以看出，LED的支架、支架连筋、引线、银胶与LED芯片一起构成了一个完整的外电路短接通道，正符合光伏效应的工作要求而对于LED封装质量的常规检测方法而訁，这种工作条件是完全无法开展检测的 由于实际的LED并不是一个单纯的理想PN结，它不仅包含PN结的内阻、并联电阻及串联电阻还包含支架、支架连筋、引线、银胶，因此PN结在外界光照下产生的光生伏特效应形成的光生电流IL并不完全等于流过支架的光生电流IL1因此支架上流過的电流是LED光电参数的综合反映。 若将引线支架的内阻RL看作是光照时LED的负载、PN结光生伏特效应产生的光生电流IL看作为一个恒流源则光照時LED的等效电路如图2所示。即工作于光生伏特效应下的LED由可等效为一个理想电流源IL、一个理想二极管D、以及相应的等效串、并联电阻Rsh、Rs其Φ等效并联电阻Rsh包括PN结内的漏电阻以及结边缘的漏电阻，而等效串联电阻Rs包括P区和N区的体电阻Rs1、电极的电阻以及电极和结之间的接触电阻Rs2且 而IL1是引线支架上流过的负载电流，IF是流过理想二极管D的正向电流它与二极管两端的电压VD满足关系式： 式中Is是二极管的反向饱和电流，η是与PN结电流复合机制有关的一个参数它们都是由LED芯片的特性决定。因此IF反映了LED的芯片特性 根据图2所示的等效电路，可以得到光生電流IL与支架上流过的电流IL1的关系为： 由式（7）可以看出对于LED封装产品而言，外线路上的电流IL1由两部分组成其中分子部分主要反映芯片嘚内在质量，而分母则主要反映芯片外部的器件质量（如封装过程中存在的固晶胶连、引线焊接质量等诸多缺陷）因此只要检测连筋上嘚光电流，既可全面掌握LED芯片/器件的封装质量 4、LED封装质量非接触在线检测的弱信号检测技术 4.1系统实现原理 考察图1（b）、（c）及式（7）可知，在LED压焊之后、灌胶之前就已经形成了LED光伏效应必须的短接电路，因此可以在压焊后、灌胶前利用LED的光伏效应对芯片质量、固晶质量、压焊质量进行检测，及时挑出次品进行人工修补并根据检测结果对LED封装生产线的相应工艺参数进行实时修正，进一步控制次品率洏在环氧封装完成后、切筋前的环节，则还可以再次利用LED的光伏效应对封装的效果进行非接触检测指导对环氧灌胶、固化工艺的实时调整，剔除次品/废品 根据图1及式（7）可知，利用LED的光伏效应进行芯片/封装的非接触检测其关键有三，一是用特定光束准确地照射到LED芯片仩非接触地提供光伏效应所需的光激励；二是用特殊的技术手段不，非接触地获取支架回路中的光生电流；三是根据获取的光生电流對芯片的质量缺陷进行判断。为此采用图3所示原理系统实现LED的非接触检测[5][6]。 其中半导体激光器LD发出的光经聚焦后投射到LED芯片上以对LED激發使其产生光伏效应。而在信号的采集环节采用电磁耦合方式获取LED在光照下输出的电流信号，以实现非接触测量最后采用采用式（7）對光电流进行计算处理，对LED的质量进行判别并找出影响封装质量的原因，区分出芯片、封装的因素 虽然在光照下LED会产生光伏效应，但其光伏效应远远弱于作为光电探测器的光电二极管PD因此其光生电流IL极为微弱，只有微安数量级因此非接触地获取支架回路中的光生电鋶，是其中技术难度最大的一个关键虽然采用电磁耦合方式可实现LED光生电流的非接触测量，但是电磁耦合的方式同时也会耦合进了空间電磁场这些外界电磁场噪声与干扰远远比光生电流IL强，因此从强烈的外界电磁场信号中提取出十分微弱的光生电流IL非常困难为此采用忼混滤波、锁相放大的组合方式，实现了从强烈的环境噪声中分离光生电流IL的目的 4.2系统验证实验 利用图3所示原理系统，搭建了试验平台对数组支架式LED封装产品进行了原理验证实验。实验条件是支架式LED封装环氧封装脱模后、但尚未切断连筋的成品组主要实验有系统检测效果的综合定性实验、芯片固晶错位对LED输出光生电流影响的模拟实验、引线焊接质量对LED输出光生电流的模拟影响实验等[4][5]。 4.2.1不同芯片LED的对比實验 图4是不同芯片LED的对比实验效果其中图4（a）、（b）、（c）分别是三只不同芯片LED在同等条件下的对比实验，图4（d）则是没有LED的输出结果（相当于纯粹环境噪声的结果）从图4可看出，不同芯片的差异得到了充分的体现；而且从表1可看出30次实验重复结果有极好的一致性。叧外从图4还可以看出每只LED的检测时间仅5毫秒，如果按1：1的信号占空比计算则在不考虑机械运动与惯性的条件下，纯粹从电气处理的角喥看此方法可以达到100只/秒的检测速度。 4.2.2LED芯片固晶错位影响的模拟实验 当固晶位置有偏差时芯片将偏离环氧透镜球心位置，这时入射的噭光束经透镜后将产生偏折而不能全部聚焦到芯片上导致芯片接受到得总光强P变弱。由式（7）可以看出入射光强P的变化将引起IL1的线性變化。因此系统输出的信号强度也能反映固晶的质量。为此通过调整照射LED的激光光源强度来模拟固晶偏差，其实验结果如图5所示与（7）式完全吻合。 4.2.3引线焊接质量影响的模拟实验结果 在图2所示的等效电路中Rs2与负载RL是串联的，由于电极的电阻以及电极和结之间的接触電阻Rs2很难直接测量因此实验中通过串联不同的负载电阻RL来模拟接触电阻Rs对检测结果造成的影响，其试验结果如图6所示由图6可知，随着外加负载RL的增大流过负载的电流越来越小。实验与理论都表明接触电阻Rs的微小变化会使支架上流过的电流IL1产生很大的改变。对于功能唍好的LED芯片通过测量支架上流过的光生电流IL1可以计算得到LED的串联电阻Rs。若串联电阻值无穷大则芯片与电极之间可能出现了银胶脱胶、漏焊或者焊丝断裂问题，若串联电阻与正常连接状态下的串联电阻有大的差异则芯片与电极之间可能出现了其它的焊接问题，如虚焊、偅复焊接等因此，通过分析支架上流过的光生电流值可以检测LED封装过程中芯片与引线支架之间的电气连接状态。 由于我国LED封装产量十汾巨大因此在大批量封装生产线上对LED的封装质量进行实时在线检测，能够替代有效改善目前大批量的封装生产企业采用的人工肉眼检查落后现状、有效降低次品/废品率为此，充分利用LED具有与PD类似的光伏效应的特点、以及所建立的LED芯片/器件封装质量与光电流之间的关系搭建了LED封装质量非接触检测实验平台，并通过模拟实验证明了芯片差异、固晶质量、焊接质量的影响都可以通过检测仪输出信号的特征体現出来而且检测的离散度小于10-6，检测速度可达100只/秒在此基础上，还开发出了图7所示实际检测样机[7]并正在进行实际检测样机与封装生產线的系统集成，以及LED参数的进一步的量化研究

• 全球逆变器市场正在不断壮大。该领域的制造商都在努力提高系统效率以取得领先地位。逆变器系统的智能化设计和使用最先进工艺的功率半导体是实现高效率的关键所在。 　　简介 　　光伏系统的应用领域越来越广泛尤其是移动系统，不用花一分钱就从太阳能中受益。同时由于常规电能成本不断攀升对家庭应用具有很大的吸引力。电池本身和连接电池与公共电网或分布电源的逆变器的能源效率是这一技术取得成功的关键所在。如今最大输出功率为5kW的高级逆变器拥有两级拓扑。图1显示了此类逆变器的多组配置       每组都和自己的功率调节器相连，然后连接至共用直流母线功率调节器能够使太阳能电池以最大效率工作。逆变器可产生馈入市电的交流电压请注意，图1所示的电源网是一种可用于任何逆变器拓扑的虚设电路外加一个市电变压器和┅个输出滤波器，变压器可阻止直流分量进入市电 　　但是，也有一些系统是不用变压器的这取决于逆变器销售所在国家的法律背景。允许不采用变压器的国家的目的是提高系统效率因为变压器导致效率下降1~2个百分点。另一方面 逆变器必需避免直流分量, 要求电流小於5mA。虽然这很难做到但是为了获得更高的效率，我们还是成功地实现了表1给出了每一级对系统损耗、系统尺寸和系统成本的贡献值。 　很容易可以看出变压器是系统损耗和成本的主要贡献者。然而变压器在许多国家是必须使用的，因此它不在减小损耗的考虑范围の内。输出滤波器可减弱由输出逆变器级产生的电流纹波该滤波器的大小和成本与逆变器开关频率成反比。开关频率越高滤波器的尺団越小、价格越便宜。但是这种关系与硬转换状态下开关频率和开关损耗之间的关系形成了折衷—— 开关频率越高，损耗越大因此效率就越低。从16kHz~20kHz的开关频率由于具备较低音频噪声和较高效率，可以满足逆变器的要求因此，功率电路还有待于进一步研究 　　下文將比较适用于这两级的几种半导体技术的优势。 　　用于DC/AC升压变换器的功率半导体 　　DC/DC变换器是在100kHz或以上的开关频率下状态下运行的变換器以连续模式运行，这意味着升压电感器内的电流在额定条件下会产生连续波形。当晶体管关闭时二极管作为续流二极管使用时，晶体管可为电感器充电这就是说，当晶体管再次打开时二极管可以主动关闭。下图给出了常用硅二极管的典型反向恢复特性（图2中的嫼色和红色曲线）   硅二极管的反向恢复特性，在升压晶体管和相应的二极管中都会产生较高的损耗而碳化硅二极管就没有这一问题（洳图2中蓝色曲线所示）。只是由于电容性产生一个二极管瞬间负电流这是由二极管的结电容电荷引起的。碳化硅二极管可大大减少晶体管的开通损耗和二极管的关断损耗还可减少电磁干扰，因为波形非常平滑没有振荡。 　　以往曾经报道过很多避免由二极管的反向恢複特性造成损耗的工艺例如零电压开关的零电流开关等。所有这些都会大大增加元件数量和系统的复杂程度结果经常使稳定性下降。特别值得提出的是即使是在硬开关状态下通过使用碳化硅肖特基二极管，也可以用最少的元件实现软开关相同的效率 　　高开关频率哃样要求高性能的升压晶体管。超级结晶体管（如 CoolMOS）的引进为进一步降低MOSFET 的单位面积导通电阻RDS(on) 带来了希望，如图3所示  　很容易可以看絀，与标准工艺相比单位面积RDS(on)大概比CoolMOS低4倍~5倍。这意味着在标准封装中，CoolMOS可实现最低绝对导通电阻值这将带来最低导通损耗和最高效率。CoolMOS 工艺的单位面积RDS(on)表现出更好的线性度当电压为600V时，CoolMOS的优势显而易见如果电压更高，其优势就会加大目前，最高的电压级为800V 　　经多次研究表明：使用碳化硅二极管和超级结MOSFET如CoolMOS,优于采用标准的MOSFET和二极管工艺（如图4所示）解决方案。   　　用于逆变器的功率半导体 　　输出逆变器连接直流母线和电网通常，开关频率没有DC/DC变换器的高输出变换器必须处理由所有组变换器产生的电流总和。绝缘栅双极型晶体管（IGBT）是在这一逆变器使用的理想器件图5给出了IGBT工艺的两个横截面。   　　两种工艺都采用了晶圆减薄工艺旨在降低导通损耗以忣由衬底厚度太大造成的开关损耗。标准工艺和 TrenchStop工艺是非外延 IGBT工艺没有采用晶体管生长工艺,因为此类工艺流程的成本很高，因为阻断电壓是根据增长晶体的厚度来决定的 　　在断开状态下，标准NPT 单元在半导体内部形成了一个三角形的电场所有阻断电压都被衬底的n区域吸收（取决于其厚度），以使电场在进入集电极区域之前降到0600V芯片的厚度是120mm，1200V芯片的厚度是170mm饱和电压为正温度系数，从而简化了并联使用 TrenchStop 工艺是先进的沟槽栅（trench gate）和场终止层（fieldstop）概念的结合，可以进一步降低导通损耗 Trench gate工艺提供更高的沟道宽度，从而减小了沟道电阻ndoped 场终止层只执行一项任务：以极低的断态电压值抑制电场。这为设计出电场在n衬底层中几乎是水平分布的创造了条件这说明，材料的電阻非常低因而在导通过程中，电压降很低电场终止层的优势，可通过进一步降低芯片的厚度得以发挥从而实现上述所有优越性。采用TrenchStop工艺也可实现并联 　　表2给出了阻断电压为600V和1200V的IGBT的比较。对于这三种工艺来说所使用的晶体管的额定功率都保持恒定。这就是说电压为600V时器件的电流，是电压为1200V时器件的两倍也就是说，一个50A/600V的器件相当于两个25A/1200V的器件     从上表可以看出，与1200V的器件相比较6 00V TrenchStop工艺可鉯将开关和导通损耗降低50%。因此 对于整个系统来说，尽可能地使用600V工艺的优异性能是很重要的1200V TrenchStop工艺专为实现低导通损耗而进一步优化。因此Fast工艺或 TrenchStop产品家族哪个更具有优异性能, 取决于开关频率。 　　IGBT通常还需要一个续流二极管以使其能够续流，这是EmCon工艺的一个特殊優化版本它是根据600V系列器件的15kHz开关频率进行优化的。过去认为续流二极管必须具备非常低的导通电压以实现最低总损耗。根据应用要求可进行其它优化以使二极管和IGBT中的总损耗更低。这说明在频率约为16kHz的IGBT和二极管的应用中，为实现低开关损耗更高的正向电压降更為合适。 　　这一点在图6（600V系列）中得以说明左柱表示TrenchStop  IGBT和EmCon3工艺中EmCon   二极管的损耗。右柱表示TrenchStop IGBT和为实现低传导损耗而进行优化后的二极管（稱为Emcon2工艺）的损耗右柱中的同一二极管与采用英飞凌的Fast工艺（600V）的IGBT 结合使用。条形图中黄色和橙色的部分分别代表IGBT的导通损耗和开关损耗深蓝色和浅蓝色部分分别是二极管的导通损耗和开关损耗。 很容易看出在开关频率为16kHz，负荷角的余弦值为 0.7和额定电流的情况下Emcon3二極管在导通过程中会产生更高损耗（深蓝色），但能得到更好的开关性能因此，就这一点而言二极管本身已经是很好的选择了。 此外它还降低了IGBT在开通过程中的开关损耗。上述第2部分的考虑事项同样适用于此处使用优化的EmCon二极管可使损耗降低1W左右，这是它的一个优勢请注意，当负荷角接近1的时候开关损耗将成为主要的损耗，因为二极管只在输出逆变器死区期间导通 　　结论 　　功率半导体器件需要具备不同的特性，才能在太阳能逆变器应用中达到最高效率新工艺的出现，如碳化硅半导体二极管或TrenchStop IGBT等 正在帮助人们实现这一目标。当然要实现这一目标，不仅要对单个器件进行优化 而且还要对这些器件组合在一起发生作用的方式进行优化。这将实现最小损耗和最高效率而这正是太阳能逆变器最重要的两项指标。

• 随着半导体市场增速加快假冒器件预计增多。 美国加州2012年5月9日－随着半导体產业进入加速增长阶段假冒产品事件的数量也会增加到纪录新高。 电子供应链中的假冒器件数量历史上通常随着全球半导体产业的兴衰而增减。年半导体产业处于扩张时期，芯片销售与假冒器件同步增加而年半导体营业收入随全球经济衰退而萎缩，假冒器件也随之夶幅减少但是，2010年半导体产业营业收入大增33%而报告显示假冒器件剧增152%。 DLP技术帮助德州仪器在MEMS市场保持第一排名 美国加州2012年5月8日－德州儀器2011年仍然是全球最大的MEMS器件制造商在激烈竞争中保住了冠军位置，让惠普屈居第二 德州仪器以7.79亿美元的营业收入在MEMS领域傲视同侪。這个领域竞争激烈许多大牌厂商参与其中。MEMS传感器和激励器用于多个产业包括消费与移动、汽车、工业、医疗、航空与国防。2011年最夶的10家MEMS厂商的合计营业收入为47亿美元，比2010年的42亿美元增长12% 美国平板电视价格在2012年初上涨，因厂商与零售商转变策略 美国加州2012年5月8日－尽管今年美国平板电视出货量预计下降但电视提供更加先进的功能特点，导致其价格在今年前四个月实现少见的大幅上涨 在互联网连接囷LED背光等高端电视功能的帮助下，美国平板电视价格自2011年12月以来上涨了11.4%4月份包括液晶显示器(LCD)电视和等离子电视在内的美国平板电视平均價格为1248美元。

• 摘要：为了在大批量封装生产线上对LED的封装质量进行实时检测利用LED具有与PD类似的光伏效应的特点，导出了LED芯片/器件封装质量与光生电流之间的关系并根据LED封装工艺过程的特点，研制了LED封装质量非接触检测实验平台完成了芯片、固晶、焊接质量影响的模拟實验，证实了方法的可行性并开发出了实际样机。 1、引言 近些年来随着制造成本的下降和发光效率、光衰等技术瓶颈的突破，我国的LED照明产业进入了加速发展阶段应用市场迅速增长，这导致了LED封装产品的巨大市场催生出了成千上万家LED封装企业，使我国成为国际上LED封裝的第一产量大国LED封装产品的年产值从2004年的99亿元、2006年的140亿元，发展到2008年的185亿元而年产量更是已经突破万亿只[1][2]。若LED封装的废品/次品率为0.1%则全国每年万亿只LED封装产品中就可能产生数亿只废品/次品，造成近亿元的直接经济损失 为了保证封装质量，LED封装企业都是通过在封装湔的镜检与封装后的分检来保证LED封装质量封装前的镜检即在封装前对用显微镜对原材料芯片进行人工外观检查，观察芯片材料表面是否囿机械损伤及麻点麻坑、芯片尺寸及电极大小是否符合工艺要求、电极图案是否完整并剔除不合格芯片，避免其流入下道工艺、产生次品；封装后的分检即在封装完成后采用自动分光分色机对封装成品的光、电参数进行检查，并根据检测结果进行分档、然后包装显然葑装前的镜检与封装后的分检，只能将封装中生产出的次品与正品区分开来、或将正品按参数进行分档不能提高封装的成品率。 对于现玳化的全自动封装线其自身的任何微小差异都将迅速对封装产品的质量产生直接影响。则因此在全自动封装线全面普及的条件下在封裝生产过程中主动地对封装质量进行在线实时检测，已经成了提高封装水平、保证封装质量的一个必然需求由于LED芯片尺寸小、封装工艺偠求高、封装生产速度快，因此很难在封装过程中进行实时的质量检测与控制 2、LED封装工艺的特点分析 要在LED封装工艺过程中对其芯片/封装質量进行实时在线检测，就必须首先了解LED封装的工艺特点、LED的参数特点 2.1LED封装的工艺过程 LED封装的任务是将外引线连接到LED芯片的电极上，同時保护好LED芯片并且起到提高光取出效率的作用。而LED的封装形式是五花八门主要根据不同的应用场合采用相应的外形尺寸。而支架式全環氧包封是目前用量最大、产量最高的形式因此也应该是LED封装产品质量在线检测的重点突破对象。 支架式全环氧包封的主要工序是[4]首先对LED芯片进行镜检、扩片，并在一组连筋的支架排中每个LED支架的反光碗中心处以及芯片的背电极处点上银胶（即点胶、备胶工艺）然后鼡真空吸嘴将LED芯片吸起安置在支架的反光碗中心处，并通过烧结将芯片的背电极与支架固结在一起（即固晶工艺）；通过压焊将电极引线引到LED芯片上完成产品内外引线的连接工作（即压焊工艺）；将光学环氧胶真空除泡后灌注入LED成型模内、然后将支架整体压入LED成型模内（即灌胶工艺），对环氧胶进行高温固化、退火降温固化之后脱模（即固化工艺），最后切断LED支架的连筋(图1所示)最后进行分检、包装。 2.2LED葑装工艺的特点分析 从LED的封装工艺过程看在芯片的扩片、备胶、点晶环节，有可能对芯片造成损伤对LED的所有光、电特性产生影响；而茬支架的固晶、压焊过程中，则有可能产生芯片错位、内电极接触不良或者外电极引线虚焊或焊接应力，芯片错位影响输出光场的分布忣效率而内外电极的接触不良或虚焊则会增大LED的接触电阻；在灌胶、环氧固化工艺中，则可能产生气泡、热应力对LED的输出光效产生影響。 因此可知LED芯片与封装工艺皆会对其光、电特性产生影响，因此LED的最终质量是各个工艺环节的综合反映要提高其封装产品质量，需偠对各个生产工艺环节进行实时检测、调整工艺参数以将次品、废品控制在最低限度。 由于封装工艺过程的精细、复杂、高速特性常規的接触式测量几乎难以实现封装中的质量检测，非接触测量是最有希望的手段 3、非接触检测的基本原理 3.1LED芯片的光伏特性 发光二极管LED芯爿的核心是掺杂的PN结，当给它施加正向工作电压VD时驱使价带中的空穴穿过PN结进入N型区、同时驱动导带中的电子越过PN结进入P型区，在结的附近多余的载流子会发生复合在复合过程中发光、从而把电能转换为光能。其在电流驱动条件下发光的性质是由PN的掺杂特性决定而光電二极管PD的光电特性的也是由PN的掺杂特性决定的，因此LED与PD在本质上有相近之处这样当光束照射到开路的LED芯片上时，会在LED芯片的PN结两端分別产生光生载流子电子、空穴的堆积形成光生电压VL。若将此LED芯片的外电路短路则其PN结两端的光生载流子会定向流动形成光生电流IL： 式Φ：A为芯片的PN结面积，q是电子电量w是PN结的势垒区宽度，Ln、Lp分别为电子、空穴的扩散长度β是量子产额（即每吸收一个光子产生的电子-涳穴对数），P是照射到PN结上的平均光强度(即单位时间内单位面积被半导体材料吸收的光子数)它们分别为： 其中，μn、μp分别为电子、空穴迁移率（与材料本身、掺杂浓度以及温度有关）KB为玻尔兹曼常数，T为开氏温度τn、τp分别为电子、空穴载流子寿命（与材料本身及溫度有关），α为半导体PN结材料本身、掺杂浓度以及激励光的波长有关的材料吸收系数d是PN结的厚度，P(x)是在PN结内位置x处的激励光强度 考察式（1）~（3）可知，LED芯片的光伏特性与其PN结的结构参数、材料参数相关而这些参数正好是决定LED发光特性的关键参数，因此如果一只LED芯片嘚发光特性好、则其光伏特性也好反之亦然。因此可以利用LED芯片发光特性与光伏特性之间的这种内在联系通过测试其光伏特性来间接檢验其发光特性，判断LED芯片质量的优劣实现其封装质量的非接触检测。[!--empirenews.page--] 3.2LED光伏特性的等效电路 对于支架式封装的LED而言在封装过程中是将┅组连筋的支架装夹在封装机上，然后将芯片与支架封装在一起构成图1所示的支架封装结构。由图1（b）、（c）可以看出LED的支架、支架連筋、引线、银胶与LED芯片一起，构成了一个完整的外电路短接通道正符合光伏效应的工作要求。而对于LED封装质量的常规检测方法而言這种工作条件是完全无法开展检测的。 由于实际的LED并不是一个单纯的理想PN结它不仅包含PN结的内阻、并联电阻及串联电阻，还包含支架、支架连筋、引线、银胶因此PN结在外界光照下产生的光生伏特效应形成的光生电流IL并不完全等于流过支架的光生电流IL1。因此支架上流过的電流是LED光电参数的综合反映 若将引线支架的内阻RL看作是光照时LED的负载、PN结光生伏特效应产生的光生电流IL看作为一个恒流源，则光照时LED的等效电路如图2所示即工作于光生伏特效应下的LED由可等效为一个理想电流源IL、一个理想二极管D、以及相应的等效串、并联电阻Rsh、Rs。其中等效并联电阻Rsh包括PN结内的漏电阻以及结边缘的漏电阻而等效串联电阻Rs包括P区和N区的体电阻Rs1、电极的电阻以及电极和结之间的接触电阻Rs2，且 洏IL1是引线支架上流过的负载电流IF是流过理想二极管D的正向电流，它与二极管两端的电压VD满足关系式： 式中Is是二极管的反向饱和电流η是与PN结电流复合机制有关的一个参数，它们都是由LED芯片的特性决定因此IF反映了LED的芯片特性。 根据图2所示的等效电路可以得到光生电流IL與支架上流过的电流IL1的关系为： 由式（7）可以看出，对于LED封装产品而言外线路上的电流IL1由两部分组成，其中分子部分主要反映芯片的内茬质量而分母则主要反映芯片外部的器件质量（如封装过程中存在的固晶胶连、引线焊接质量等诸多缺陷）。因此只要检测连筋上的光電流既可全面掌握LED芯片/器件的封装质量。 4、LED封装质量非接触在线检测的弱信号检测技术 4.1系统实现原理 考察图1（b）、（c）及式（7）可知茬LED压焊之后、灌胶之前，就已经形成了LED光伏效应必须的短接电路因此可以在压焊后、灌胶前，利用LED的光伏效应对芯片质量、固晶质量、壓焊质量进行检测及时挑出次品进行人工修补，并根据检测结果对LED封装生产线的相应工艺参数进行实时修正进一步控制次品率。而在環氧封装完成后、切筋前的环节则还可以再次利用LED的光伏效应对封装的效果进行非接触检测，指导对环氧灌胶、固化工艺的实时调整剔除次品/废品。 根据图1及式（7）可知利用LED的光伏效应进行芯片/封装的非接触检测，其关键有三一是用特定光束准确地照射到LED芯片上，非接触地提供光伏效应所需的光激励；二是用特殊的技术手段不非接触地获取支架回路中的光生电流；三是根据获取的光生电流，对芯爿的质量缺陷进行判断为此采用图3所示原理系统，实现LED的非接触检测[5][6] 其中半导体激光器LD发出的光经聚焦后投射到LED芯片上，以对LED激发使其产生光伏效应而在信号的采集环节，采用电磁耦合方式获取LED在光照下输出的电流信号以实现非接触测量。最后采用采用式（7）对光電流进行计算处理对LED的质量进行判别，并找出影响封装质量的原因区分出芯片、封装的因素。 虽然在光照下LED会产生光伏效应但其光伏效应远远弱于作为光电探测器的光电二极管PD，因此其光生电流IL极为微弱只有微安数量级，因此非接触地获取支架回路中的光生电流昰其中技术难度最大的一个关键。虽然采用电磁耦合方式可实现LED光生电流的非接触测量但是电磁耦合的方式同时也会耦合进了空间电磁場，这些外界电磁场噪声与干扰远远比光生电流IL强因此从强烈的外界电磁场信号中提取出十分微弱的光生电流IL非常困难。为此采用抗混濾波、锁相放大的组合方式实现了从强烈的环境噪声中分离光生电流IL的目的。 4.2系统验证实验 利用图3所示原理系统搭建了试验平台，对數组支架式LED封装产品进行了原理验证实验实验条件是支架式LED封装环氧封装脱模后、但尚未切断连筋的成品组。主要实验有系统检测效果嘚综合定性实验、芯片固晶错位对LED输出光生电流影响的模拟实验、引线焊接质量对LED输出光生电流的模拟影响实验等[4][5] 4.2.1不同芯片LED的对比实验 圖4是不同芯片LED的对比实验效果。其中图4（a）、（b）、（c）分别是三只不同芯片LED在同等条件下的对比实验图4（d）则是没有LED的输出结果（相當于纯粹环境噪声的结果）。从图4可看出不同芯片的差异得到了充分的体现；而且从表1可看出，30次实验重复结果有极好的一致性另外從图4还可以看出，每只LED的检测时间仅5毫秒如果按1：1的信号占空比计算，则在不考虑机械运动与惯性的条件下纯粹从电气处理的角度看，此方法可以达到100只/秒的检测速度 4.2.2LED芯片固晶错位影响的模拟实验 当固晶位置有偏差时，芯片将偏离环氧透镜球心位置这时入射的激光束经透镜后将产生偏折而不能全部聚焦到芯片上，导致芯片接受到得总光强P变弱由式（7）可以看出，入射光强P的变化将引起IL1的线性变化因此系统输出的信号强度，也能反映固晶的质量为此通过调整照射LED的激光光源强度，来模拟固晶偏差其实验结果如图5所示，与（7）式完全吻合[!--empirenews.page--] 4.2.3引线焊接质量影响的模拟实验结果 在图2所示的等效电路中，Rs2与负载RL是串联的由于电极的电阻以及电极和结之间的接触电阻Rs2佷难直接测量，因此实验中通过串联不同的负载电阻RL来模拟接触电阻Rs对检测结果造成的影响其试验结果如图6所示。由图6可知随着外加負载RL的增大，流过负载的电流越来越小实验与理论都表明，接触电阻Rs的微小变化会使支架上流过的电流IL1产生很大的改变对于功能完好嘚LED芯片，通过测量支架上流过的光生电流IL1可以计算得到LED的串联电阻Rs若串联电阻值无穷大，则芯片与电极之间可能出现了银胶脱胶、漏焊戓者焊丝断裂问题若串联电阻与正常连接状态下的串联电阻有大的差异，则芯片与电极之间可能出现了其它的焊接问题如虚焊、重复焊接等。因此通过分析支架上流过的光生电流值，可以检测LED封装过程中芯片与引线支架之间的电气连接状态 由于我国LED封装产量十分巨夶，因此在大批量封装生产线上对LED的封装质量进行实时在线检测能够替代有效改善目前大批量的封装生产企业采用的人工肉眼检查落后現状、有效降低次品/废品率。为此充分利用LED具有与PD类似的光伏效应的特点、以及所建立的LED芯片/器件封装质量与光电流之间的关系，搭建叻LED封装质量非接触检测实验平台并通过模拟实验证明了芯片差异、固晶质量、焊接质量的影响都可以通过检测仪输出信号的特征体现出來，而且检测的离散度小于10-6检测速度可达100只/秒。在此基础上还开发出了图7所示实际检测样机[7]，并正在进行实际检测样机与封装生产线嘚系统集成以及LED参数的进一步的量化研究。

• 软误差是半导体器件中无法有意再生的“干扰”(即数据丢失)它是由那些不受设计师控制的外部因素所引起的，包括α粒子、宇宙射线和热中子。许多系统能够容忍一定程度的软误差例如，如果为音频、视频或静止成像系统设计┅个预压缩捕获缓冲器或后置解压缩重放缓冲器则一个偶然出现的缺陷位可能不会被察觉，而且对用户而言也许并不重要然而，当存儲元件在关键任务应用中负责控制系统的功能时软误差的不良影响就会严重得多，不仅会损坏数据而且还有可能导致功能缺失和关键系统故障。本文将讨论产生这些软误差的根源、不同的测量技术以及抵御这些软误差的方法 软误差率(SER)问题是于上个世纪70年代后期作为一項存储器数据课题而受到人们的广泛关注的，当时DRAM开始呈现出随机故障的征兆随着工艺几何尺寸的不断缩小，引起失调所需的临界电荷嘚减少速度要比存储单元中的电荷聚集区的减小速度快得多这意味着： 当采用诸如90nm这样的较小工艺几何尺寸时，软误差是一个更加值得關注的问题并需要采取进一步的措施来确保软误差率被维持在一个可以接受的水平上。 SER的倾向和含意 工艺尺寸的压缩已经是实现行业生存的主要工具而且对增加密度、改善性能和降低成本起着重要的推动作用。随着器件加工工艺向深亚微米门信号宽度(0.25mm→ 90nm?)迈进存储器产品的单元尺寸继续缩小，从而导致电压越来越低(5V→3.3V→1.8V……)以及存储单元内部电容的减小(10fF→5fF……)由于电容的减小，存储器件中的临界电荷量(一个存储单元用于保存数据所需的最小电荷量)继续缩小因而使得它们对SER的自然抵御能力下降。这反过来又意味着能量低得多的a粒子或宇宙射线都有可能对存储单元形成干扰 系统级的含意和重要性 软误差是以FIT来衡量的。FIT率只不过是10亿个器件操作小时中所出现的故障数1000 FIT對应于一个约144年的MTTF(平均无故障时间)。为了对软误差的重要性有所了解我们不妨来看一下它们在典型存储应用中所具有的潜在影响的一些實例。比如一部采用了一个软误差率为1000 FIT/Mbit的4Mbit低功率存储器的蜂窝电话将很可能每28年出现一次软误差。而一个采用了软误差率为600 FIT/Mbit的100Gbits同步SRAM的标准高端路由器则有可能每17个小时出现一次错误此外，软误差之所以重要还在于目前其FIT率是硬可靠性故障的典型FIT率的10倍以上显然，对于蜂窝电话而言软误差并无大碍但那些采用大量存储器的系统则有可能受到严重影响。 SER的根源 现在您对软误差已经有了一个总的概念，丅面对这些引发软误差的不同根源的机理逐个做一下简单的探讨 α粒子的影响 半导体器件封装所采用的压模化合物中有可能含有诸如Th232 和U238等杂质，这些物质往往会随着时间的推移发生衰变这些杂质会释放出能量范围为2~9MeV(百万电子伏特)的α粒子。在硅材料中，形成电子空穴对所需的能量为3.6eV。这就意味着α粒子有可能生成约106个电子空穴对耗尽区中的电场将导致电荷漂移，从而使晶体管承受电流扰动如果电荷转迻量在0或1的状态下超过了存储于存储单元中的临界电荷量(QCRIT)，则存储数据会发生翻转 高能量的宇宙射线和太阳粒子会与高空大气层起反应。当发生这种情况时将产生高能量的质子和中子。中子尤其难对付因为它们能够渗透到大多数人造结构中(例如，中子能够轻易地穿透5渶尺厚的混凝土)这种影响的强度会随着所处的纬度和海拔高度的不同而变化。在伦敦该影响要比在赤道地区严重1.2倍。在丹佛由于其哋处高海拔，因此这种影响要比地处海平面的旧金山强三倍而在飞机上，这种影响将是地面上的100~800倍 高能量中子的能量范围为10~800MeV，而且甴于它们不带电荷，所以与硅材料的反应不同于α粒子。事实上，中子必须轰击硅原子核才会引起软误差。这种碰撞有可能产生α粒子及其怹质量较重的离子从而生成电子空穴对，但这种电子空穴所具有的能量比来自压模化合物的典型α粒子所具有的能量高。 热中子的影响 熱中子有可能是导致软故障的一个主要根源它们所具有的能量一般非常低(约25meV)。这些低能量中子很容易被大量存在于BPSG(硼磷硅酸盐玻璃)电介質层当中的B10同位素所俘获俘获中子将导致一个产生裂变的锂、一个α粒子和一根γ射线。热中子只在存在BPSG的情况下才是一项问题。所以熱中子对SER的这一影响可以通过彻底放弃使用B10来抵消表1为产生软误差根源的比较。 测量技术 测量器件对软误差的敏感度有多种方法一种方法是加速测量，另一种方法涉及系统级测量测试地点所处的地理位置对于最终获得的数据有着很大的影响。为了最大限度地减小不同公司之间的测量数据差异并在不同的产品售主之间维持一个公共的基准点，业界采取的标准是让所有的售主公布其调整至纽约市/海平面這一地理位置的SER FIT率 加速SER数据测量有两种方法：α粒子加速测试和宇宙射线加速测试。器件对α粒子的敏感性可通过在去封头芯片上布设一個钍或铀离子源，并测量某一特定时间内的总失调数以及推断Fit/Mbits的方法来测定 上述的两种加速数据测量法是对FIT率的一个合理的近似，但往往夸大了实际的故障率加速数据可被用作计算一个系统SER测量所需总时间的良好近似。 另一方面系统SER测量需要在电路板上布设数以千计嘚器件，并对系统进行连续监控以测量所产生的失调的总数。系统SER是α粒子和宇宙射线SER的累积而且，该数据在很大程度上取决于系统所处的地理位置消除一个系统中的α粒子-宇宙射线影响的良策之一是在把系统置于数米深的地下(此时宇宙射线的影响可以忽略)的情况下進行数据测量，并随后在高海拔上(此时α粒子的影响完全可以忽略不计)对系统实施监控 系统软误差率测量成本相当昂贵，常常由存储器售主从技术(而不是器件)的层面上来进行旨在缩减成本。 抑制SER 降低SER的方法分为几类包括工艺变更(埋层、三层阱等)、电路强化(阻性反馈、茬存储节点上设置较高的电容、较高的驱动电压等)、设计强化(冗余等)和系统级变更。 系统级对策 在系统级上可根据读操作来进行误差检測和校正，并通过使SRAM的延迟(等待时间)略有增加的方法来抑制SRAM的SER上升这样可对数据进行一位误差校正并报告多位误差。还可以借助系统和存储器架构设计来实现某些改进存储器拓扑位图可以按照使一个实际的多位事件在一个字节中导致一个多位或一位误差的方式来构成。ECC茬校正一位误差方面是非常有效的但采用它同时也意味着芯片面积将至少增加20%。 从器件设计的角度来看抑制SER并增强器件对SER的抵御能力嘚途径之一是增加存储单元中所存储的临界电荷量。人们注意到PMOS门限电压可减少存储单元的恢复时间，这间接起到了提高SER抵御能力的作鼡另外，在发生软误差期间所产生的电荷可利用埋入式结点(三层阱架构)来驱散以增加远离放射性区的再结合。这将生成一个与NMOS耗尽层方向相反的电场并强制电荷进入衬底。然而这种三层阱架构只是在辐射发生于NMOS区域中的时候才能起到一定的补救作用。 随着加工工艺呎寸的日益缩小“软”误差对存储器件的影响已经从原先的“无关紧要”演变成为系统设计中需要加以认真考虑的重要事项。赛普拉斯等SRAM售主已经在工艺开发和产品设计当中采取了相应的对策以求最大限度地降低器件对SER的敏感度，并由此将SRAM的应用范围扩展到远远小于90nm的笁艺几何尺寸凭借在系统设计和产品设计水平的正确对策，SRAM仍将是多代工艺中一种可行的存储器解决方案

• 在高频PWM开关变换器中，为保證功率MOSFET在高频、高压、大电流下工作要设计可靠的栅极驱动电路。一个性能良好的驱动电路要求触发脉冲应具有足够快的上升和下降速喥脉冲前后沿要陡峭；驱动源的内阻要足够小、电流要足够大，以提高功率MOSFET的开关速度；为了使功率MOSFET可靠触发导通栅极驱动电压应高於器件的开启电压；为防止误导通，在功率MOSFET截止时最好能提供负的栅-源电压而对于软开关变换器，在设计驱动电路时还需考虑主开关與辅助开关驱动信号之间的相位关系。     本文以升压ZVT-PWM变换器为例用集成芯片MC34152和CMOS逻辑器件设计了一种可满足以上要求的软开关变换器驱动电蕗。 MC34152 MC34152是一款单片双MOSFET高速集成驱动器具有完全适用于驱动功率MOSFET的两个大电流输出通道，且具有低输入电流可与CMOS和LSTTL逻辑电路相容。 MC34152的每一通道包括逻辑输入级和功率输出级两部分输入级由具有最大带宽的逻辑电路施密特触发器组成，并利用二极管实现双向输入限幅保护輸出级被设计成图腾柱 (totem pole)电路结构形式。基准电压为5.7V的比较器与施密特触发器输出电平的逻辑判定决定了与非门的输出状态(同相或反相输出)进而决定了两个同型输出功率管的“推”或“挽”工作状态。这种结构使该芯片具有强大的驱动能力及低的输出阻抗其输出和吸收电鋶的能力可达1.5A，在1.0A时的标准通态电阻为2.4W可对大容性负载快速充放电；对于1000pF负载，输出上升和下降时间仅为15ns逻辑输入到驱动输出的传输延迟(上升沿或下降沿)仅为55ns，因而可高速驱动功率MOSFET每个输出级还含有接到VCC的一个内置二极管，用于箝制正电压瞬态变化而输出端要接100KW降壓电阻，用于保证当VCC低于1.4V时保持MOSFET栅极处于低电位。 软开关变换器驱动电路设计 升压ZVT-PWM变换器是一种零电压转换软开关变换器其结构如图1所示，由主电路和控制系统两部分组成在主电路中，S为主开关S1为辅助开关，控制系统包括PWM信号产生电路及驱动电路   图1 ZVT-PWM变换器结构框圖 指标要求 从图2可见，由PWM控制芯片输出的脉冲调制波经CD4069反相整形后送至MC34152输入端(引脚2)由7引脚输出，作为主开关的驱动信号与此同时，从PWM控制芯片输出的脉冲调制波经CD4069另一反相器整形后输入到CD4013的CLK端(3引脚)作为时钟信号。信号上升沿触发使Q端(1引脚)输出高电平，经过可变电阻RP對电容C9充电当充电电压达到VCC/2时，复位端起作用使D触发器复位，Q端电位变成低电平电容C9经过二极管D2迅速放电至零，准备进入下一个周期因此，经单稳态电路从CD4013的Q端输出的脉冲信号经CD4069再一次反相整形后送至MC34152的另一输入端(4引脚)，由5引脚输出作为辅助开关的驱动信号。洇为单稳态电路RC网络(由RP和C9组成)的时间常数为RP·C9通过调节可变电阻RP的大小，即可改变输出脉冲的宽度从而解决了辅助开关与主开关之间嘚相位关系，即延时问题保证了主开关在恰当时刻开通和关断，实现最佳的软开关效果同时，由于采用了高速集成驱动器件MC34152提高了整个控制系统的品质。 参数计算 在ZVT-PWM变换器中为了实现软开关转换，在 S将要开通之前先开通S1以激发辅助电感Lr和辅助电容Cr产生谐振，为S创慥零电压开通条件可见，两开关的驱动信号之间须保持一定的相位关系其延迟时间TD应满足下式关系： (1)[!--empirenews.page--] 由于驱动电路核心部分MC34152为集成组件，外围电路元件仅有RP、C9及D2因此,只需设计这三个元件参数即可。主电路的辅助电感Lr和辅助电容Cr应结合式(2)去考虑 仿真与实验结果 根据图2電路，笔者进行了仿真与实验其结果分别如图3(a)、(b)所示。图中上、下方分别是主、辅助开关栅极的驱动信号波形脉冲的前后沿陡峭，其仩升和下降时间以及传输延迟均达到指标要求   (a)仿真波形 (b)实验波形   图3 ZVT-PWM变换器驱动电路信号波形图 值得指出的是，根据主、辅开关对相位关系的不同要求只需调整相应延时电路的有关参数，图2所示的驱动电路结构同样适用于其它类型的软开关变换器

• mobileFPGA器件使用非易失性40nm工艺淛造，沿袭了已经被大量商业消费类电子OEM厂商广泛采用的成功的65nm iCE65?系列的特性其灵活性、低功耗、低成本和小型封装的优势，有助于在鈈断缩短的开发周期内迅速开发出新的创新的电子消费类产品。 “我们非常高兴能够到达这个量产的里程碑”莱迪思公司副总裁和消費类业务部总经理，Kapil Shankar说道“这些非易失性的40nm器件已经迅速地被我们的客户采用。我们预计本季度的累计出货量将超过一百万片” 易于使用的开发套件 通过使用两款新的iCEblink?开发套件，工程师们可以很方便地评估和采用非易失性iCE40技术iCEblink40-HX（更高新能）开发套件带有一片iCE40HX1K-VQ100器件，iCEblink40-LP（低功耗）开发套件带有一片iCE40LP1K-QN84器件这两款器件都提供了1280个查找表逻辑、64Kbit片上存储器以及67个用户I/O。采用USB接口连接的iCEblink40开发套件包括的功能有：1Mbit SPI闪存、电容式触摸按钮、LED以及所有用户I/O的访问 39美金的iCEblink40开发套件可以从莱迪思网站直接购买。

• 50A碳化硅功率器件为更多大功率应用带来更高效率和更低成本 科锐实现50A碳化硅功率器件技术突破为更多大功率应用带来更高效率和更低成本，包括1700V碳化硅MOSFET器件在内的科锐大功率碳囮硅MOSFET器件降低电力电子系统成本并提升能效 碳化硅功率器件的市场领先者科锐公司（Nasdaq:CREE）将重新界定大功率应用的性能和能效推出全新产品系列—50A碳化硅功率器件。该产品系列不仅包括业界首款1700VZ-FET?碳化硅MOSFET器件还包括1200VZ-FET?碳化硅MOSFET器件和三款Z-Rec?碳化硅肖特基二极管，能够提供创纪录的能效以及比传统技术更低的拥有成本，开创了新一代电源系统。 科锐50A碳化硅功率器件采用裸芯片形式，针对太阳能功率逆变器、不間断电源设备以及电机驱动器等大功率模组应用进行设计该类器件以更小的尺寸、更低的物料成本以及更高的效率使得电力电子工程师能够为系统拥有成本设定新的标准。 科锐副总裁兼功率与射频总经理CengizBalkas表示：“正是科锐通过不断的创新以及科锐在碳化硅领域独创的材料技术、晶圆片工艺和器件设计，才使得这样技术突破得以实现大尺寸的芯片能够实现更多的优势，使得碳化硅MOSFET器件能够使用在更高的功率应用中应用从而能够取代在大功率、高电压应用领域中的低效传统硅IGBT器件。”该系列高额定碳化硅器件的推出保持了科锐在碳化硅技术屡创第一的传统如业界第一款1200V碳化硅MOSFET器件以及第一个量产1200V和1700V碳化硅肖特基二极管。

• IV在硅设计、晶圆加工和器件封装上采用了多项技術改进措施为功率电子系统设计者提供了诸多好处。与前一代器件相比SiRA00DP的导通电阻与面积乘积减小了60%，在10V电压下实现了1.0m?的极低RDS(on)4.5V下1.35m?的导通电阻达到业内最佳水准。对于设计者而言MOSFET的低导通电阻可以实现更低的传导损耗，减少功率损耗达到更高的效率。 TrenchFET Gen IV MOSFET采用了一種新型结构这种结构实现了非常高密度的设计，而没有明显增加栅极电荷克服了经常在高晶格数量器件上出现的这个问题。今天发布嘚MOSFET的总栅极电荷较低使得SiRA04DP在4.5V下导通电阻与栅极电荷乘积优值系数(FOM)降至56nC-?。 SiRA00DP、SiRA02DP和SiRA04DP可提高系统效率降低温度，采用6.15mm x

• IV在硅设计、晶圆加工和器件封装上采用了多项技术改进措施为功率电子系统设计者提供了诸多好处。与前一代器件相比SiRA00DP的导通电阻与面积乘积减小了60%，在10V电壓下实现了1.0m?的极低RDS(on)4.5V下1.35m?的导通电阻达到业内最佳水准。对于设计者而言MOSFET的低导通电阻可以实现更低的传导损耗，减少功率损耗达箌更高的效率。 TrenchFET Gen IV MOSFET采用了一种新型结构这种结构实现了非常高密度的设计，而没有明显增加栅极电荷克服了经常在高晶格数量器件上出現的这个问题。今天发布的MOSFET的总栅极电荷较低使得SiRA04DP在4.5V下导通电阻与栅极电荷乘积优值系数(FOM)降至56nC-?。 SiRA00DP、SiRA02DP和SiRA04DP可提高系统效率降低温度，采鼡6.15mm x