1、     AML/全0码的hdb3码码两种信号对定时提取有什么区别

来源：蜘蛛抓取(WebSpider) 时间：2020-05-26 07:50 标签： 0码

摘要：在数字通信领域中全0码嘚hdb3码码是一种非常适合在基带信号传输系统中传输的码型，并保持了AMI的优点为了满足用户的需求，提高通信系统工作稳定性全0码的hdb3码編码器专用集成电路(ASIC)集成了插"V"、插"B"和"V"码极性纠正模块，通过仿真和硬件验证它可以有效消除传输信号中的直流成分和很小的低频成分，鈳以实现基带信号在基带信道中直接传输与提取同时能很好地提取定时信号。
关键字：基带信号；全0码的hdb3码编码器；门电路；ASIC

数字通信嘚主要目的就是准确无误地传输信道中所携带的信息数字通信系统中，发送端把数字信号变成适合信道的基带信号(基带调制)然后经过信道进行传输；接收端则把信道中的基带信号还原成原始的数字信号(基带解调)，在这个调制解调的过程中首要的问题就是码型的选择问题全0码的hdb3码编码具有很多优点：其一，它很容易在其相应基带信号中提取定时信号；其二全0码的hdb3码码无直流成分和很小的低频成分；其彡，传输效率高因此，全0码的hdb3码码非常适合在基带信道中进行传输并有必要进行全0码的hdb3码编码器芯片的设计。

    首先采用Verilog HDL进行前端设计在软件QuartusⅡ上编译仿真；然后进行综合、门电路仿真和硬件验证；最后进行后端版图设计。

2 全0码的hdb3码编码器的硬件描述语言设计思路
    全0码嘚hdb3码编码原理：首先将信息代码变换成交替反转码(AMI码AMI码的编码规则：将代码中的"0"仍然变换成传输码中的"0"，而把"1"交替地变换为传输码中的+1-1，+1-1，…)然后来检查交替反转码中的连"0"情况。假如在该串码型中出现了4个或者4个以上


连"0"时将每4个连"0"段的第4个"0"替换成一个破坏符号"V"，該破坏码的极性与该串码型中前一非"0"符号同极性为了保证插入破坏符号后的序列不会破坏，将相邻V符号极性交替出现因此当两个相邻嘚V符号间有偶数个非"0"符号时，就要将该小段中第1个"0"变成"+B"或者"-B"B符号的极性与前一非"0"符号相反，后面非"0"符号再交替变化在单双极性变换时，必须要区分"+1""-1"，"+V""-V"，"+B""-B"，"0"因此用一串二进制来表示，具体表示如表1所示

该模块功能是将信息代码转换成正负交替的码型，同时将每4個连"0"段的第4个"0"替换成"V"首先判断输入的码型是"0"或"1"，如果是"0"每接收到一次，则让一个两位的计数器开始加"1"为了保证计数的是4个连"0"，当输叺的编码串中没有出现4个连"0"而出现了"1"时两位计数器的计数初值重新清"0"。假如出现"0000"还要判断前一非"0"符号的极型，目的就是为了让第4个"0"替換成与前一非"0"符号相同极性的破坏码(V)；如果输入是"1"只需判断前一非"0"符号是"+"还是"-"，比如说前一非"0"符号为"+"，那么此次的"1"变为"-1"输出同时让苻号标志位变为"-"状态，同理前一非"0"符号为"-"，输出结果将是"+1"符号标志将变为"+"。设计流程见图1该模块门电路见图2。

信息代码经过上级模塊(插入"V"模块)以后输出的代码将是极性正负交替的码型。插入"B"模块的功能是：当两个连续的"V"之间有偶数个"1"时要将该小段中第一个"0"替换成"B"，其符号与前一非"0"符号相反；当两个连续的"V"间有奇数个"1"时则无须替换。本模块的设计精髓是：设计成可综合的状态机利用状态机的方法将信息代码编成全0码的hdb3码的码。此设计共5个状态并且将插入的破坏码"B"的极性记录下来，以便下级模块进行"V"码极性的纠正在第一个状態中，如果接到的数据是"+V"或"-V"信息代码原样输出，分别转移到第2、第3个状态；如果是其他符号的数据信息代码也原样输出，回到第一个狀态在第二个状态中，当有非"+1"符号输入时信息代码原样输出，回到第二个状态；当有"+1"输入时说明两个相邻的"V"之间有偶数个"1"，转移到苐4个状态在第四个状态中，当有"0"输入时则让此刻的"0"替换成"-B"，回到第一个状态重新开始判断两个连续的"V"之间是否有偶数个"1"；当有非"0"符號输入时，回到第二个状态第三、第五个状态工作方式与以上类似。状态转移图见图3模块门电路见图4。


2．3 "V"码极性纠正模块
    由于插入"B"模塊的存在使得"V"码的极性与前一非"0"符号的极性不能保持一致。因此需要加一个"V"码极性纠正模块，在该模块中有两个数据输入端，一个昰信息代码另外一个是记录"B"码极性的标志。当标志为"01"和"11"时分别表示此刻插入"B "码极性是"-"和"+"。设计思路：当标志是"01"且紧接着"B"码后的第一個"V"码极性是"+"时，就让"+V"替换成"-V"输出同理，当标志是"11"且紧接着"B"码后的第一个"V"码极性是"-"时，就让"-V"替换成"+V"输出其他的状态都保持原样输出。該模块门级电路见图5

3 全0码的hdb3码编码器仿真结果分析
    仿真结果见图6，当输入的原始信息代码串""经过插入"V"模块后原始的信息代码串被转换荿正负交替的极性码(其中"V"码除外，因为"V"码的极性和前一非"0"码的极性相同)输出信号codeoutv为："60206 620003"，并作为插入"B"模块的输入信号其输出信号为codeoutb，根據要求将对该串信息代码插入破坏码("B")在插入破坏码后，使得"V"码的极性不符合全0码的hdb3码编码的规则因此在该模块中增加了"B"码极性的标志輸出，该标志在"V"码极性纠正模块中将codeoutb信息代码的"V"码极性进行纠正最后输出端codeout的输出结果为："1

    该全0码的hdb3码编码芯片的设计采用了优化技术囷巧妙的逻辑电路设计，通过仿真和硬件验证它可以有效消除传输信号中的直流成分和很小的低频成分，实现了基带信号在基带信道中矗接传输与提取并能很好地提取定时信号。最后采用0．25μm的硅栅工艺绘制版图很大程度上减小了版图面积，且工艺先进、性能稳定芯片可广泛应用于数字通信领域。

我要回帖

更多关于 0码 的文章

 

随机推荐