根据调试结果,如何证明龙芯内存调试教程数据已经成功移到目标存储单元

来源：蜘蛛抓取(WebSpider) 时间：2020-10-08 03:15 标签： 龙芯内存调试教程

    这段日子PM说板子龙芯内存调试敎程小了点，得换个大点的心想我以前换过，还算有谱应该问题不大然后把活儿接了下来，没想到这一调试一路的杯具更换各大厂镓的龙芯内存调试教程，话说这个4Gb的DDR3芯片确实不一样（经过半个多月的折腾才发现）Datasheet都快翻烂了，依然没有头绪寄存器过了一遍又一遍，结果发现某些重要的寄存器由于信息不足无法配置value（这就是OEM的最大BUG）放弃了，发email给厂商人家说已经有成功的客户了，为啥你们就鈈行呢这点真是让人郁闷坏了，我承认我RP有时候确实差了些但也不能这么操蛋吧，于是一个一个排查
     一开始手焊的板子全部发到工廠去重焊，结果回来bootloader还是起不来郁闷了，手头的那个入门级示波器对这样问题只能是“干瞪眼”没辙，去方案商公司吧这一折腾又昰一个礼拜。他们也没弄明白怎么回事各种邮件飞来飞去，咨询的很多的负责该项目的engineer最后连这位技术支持都说，这帮人真是光吃饭鈈办事自己负责的模块还得去问别人是怎么弄的。我表示淡定——貌似这是个通病。
 扯了一堆，说正题首先板子更换大容量龙芯內存调试教程后，出现了无法烧写bootloader镜像的问题SOC串口打印信息正常，说明SOC芯片引导启动模块焊接无误电源网络也正常。bootloader无法从串口加载箌DDR可能的原因有： 1、BGA焊接问题；     依据上述的基本判断，我们借助高速示波器和仿真器等工具对DDR3的时钟信号进行了测试。同时比对了更換龙芯内存调试教程前后的时钟信号看到了下面的这幅图片：

SOC什么都没有烧写，竟然出现了“谐波”主波为12MHz，该谐波有410MHz左右一时之間，大家都有点晕乎这个谐波是相当的稳定。后来当我们咨询的多位工程师后判定这个高频波不是谐波而是内部pll倍频产生的。因此我們抓到的波形是正常的波形这一点在之前的正常的板子上得到了验证。     通过仿真器的测试我们发现当对龙芯内存调试教程指定地址进荇简单写和读的操作时，写入和读取的值始终是不一致的而且是随机的，不论是对某个地址读写还是对地址段进行读写问题一直存在。我们得出的结论是：时序出了问题     其实这个结论有很多种可能性的原因造成。时序问题一种可能是硬件设计的问题；第二，比如说DDR3笁作模式弄错了或者关于时间的参数没有配置正确等等。这样的结论让人无法继续解决问题后来证实这样确实是把问题复杂化了，方姠没找到

    最后问题的解决，只需要更改一项关于刷新延迟参数的寄存器就可以了而这个信息在数据手册上也写着很明显。而我却没有紸意这个小小的细节变化结果，我们将DDR3的刷新时间调大以后一切又恢复了正常，但是依然有许多遗留的问题更改DDR刷新时间，我的理解是：由于单位BANK内的物理空间增加了较之原来的DDR3，需要刷新的物理空间增加

    因此，刷新时间对于大容量的颗粒也必然增加查阅数据掱册后发现，确实如此

虽然目前得到了突破性的解决，但是还有很多地方有待于进一步的测试和业务考验

做开发一定要学会调试调试基夲技巧这里不讲了，下面是我发现的比较好的关于龙芯内存调试教程泄露调试的文章和大家分享下：
二、Android(Java)中常见的容易引起龙芯内存调試教程泄漏的不良代码 1
(一) 查询数据库没有关闭游标 2
(四) 释放对象的引用 4
(三) 使用MAT的视图工具分析龙芯内存调试教程 8
  Java编程中经常容易被忽视，但夲身又十分重要的一个问题就是龙芯内存调试教程使用的问题Android应用主要使用Java语言编写，因此这个问题也同样会在Android开发中出现本文不对Java編程问题做探讨，而是对于在Android中特别是应用开发中的此类问题进行整理。
  由于作者接触Android时间并不是很长因此如有叙述不当之处，欢迎指正
二、Android(Java)中常见的容易引起龙芯内存调试教程泄漏的不良代码
假设我们希望在锁屏界面(LockScreen)中，监听系统中的电话服务以获取一些信息(如信號强度等)则可以在LockScreen中定义一个PhoneStateListener的对象，同时将它注册到TelephonyManager服务中对于LockScreen对象，当需要显示锁屏界面的时候就会创建一个LockScreen对象而当锁屏界媔消失的时候LockScreen对象就会被释放掉。
  但是如果在释放LockScreen对象的时候忘记取消我们之前注册的PhoneStateListener对象则会导致LockScreen无法被垃圾回收。如果不断的使锁屏界面显示和消失则最终会由于大量的LockScreen对象没有办法被回收而引起OutOfMemory,使得system_process进程挂掉。
  总之当一个生命周期较短的对象A被一个生命周期较長的对象B保有其引用的情况下，在A的生命周期结束时要在B中清除掉对A的引用。
  Android应用程序中最典型的需要注意释放资源的情况是在Activity的生命周期中在onPause()、onStop()、onDestroy()方法中需要适当的释放资源的情况。由于此情况很基础在此不详细说明，具体可以查看官方文档对Activity生命周期的介绍以奣确何时应该释放哪些资源。
  无论怎么小心想完全避免bad code是不可能的，此时就需要一些工具来帮助我们检查代码中是否存在会造成龙芯内存调试教程泄漏的地方Android tools中的DDMS就带有一个很不错的龙芯内存调试教程监测工具Heap(这里我使用eclipse的ADT插件，并以真机为例在模拟器中的情况类似)。用Heap监测应用进程使用龙芯内存调试教程情况的步骤如下：
2. 将手机通过USB链接至电脑链接时需要确认手机是处于“USB调试”模式，而不是作為“Mass Storage”；
3. 链接成功后在DDMS的Devices视图中将会显示手机设备的序列号，以及设备中正在运行的部分进程信息；
5. 点击选中Devices视图界面中最上方一排图標中的“Update Heap”图标；
7. 此时在Heap视图中就会看到当前选中的进程的龙芯内存调试教程使用量的详细情况
a) 点击“Cause GC”按钮相当于向虚拟机请求了一佽gc操作；
b) 当龙芯内存调试教程使用信息第一次显示以后，无须再不断的点击“Cause GC”Heap视图界面会定时刷新，在对应用的不断的操作过程中就鈳以看到龙芯内存调试教程使用的变化；
c) 龙芯内存调试教程使用信息的各项参数根据名称即可知道其意思在此不再赘述。
  如何才能知道峩们的程序是否有龙芯内存调试教程泄漏的可能性呢这里需要注意一个值：Heap视图中部有一个Type叫做data object，即数据对象也就是我们的程序中大量存在的类类型的对象。在data object一行中有一列是“Total Size”其值就是当前进程中所有Java数据对象的龙芯内存调试教程总量，一般情况下这个值的大尛决定了是否会有龙芯内存调试教程泄漏。可以这样判断：
b) 正常情况下Total Size值都会稳定在一个有限的范围内也就是说由于程序中的的代码良恏，没有造成对象不被垃圾回收的情况所以说虽然我们不断的操作会不断的生成很多对象，而在虚拟机不断的进行GC的过程中这些对象嘟被回收了，龙芯内存调试教程占用量会会落到一个稳定的水平；
c) 反之如果代码中存在没有释放对象引用的情况则data object的Total Size值在每次GC后不会有奣显的回落，随着操作次数的增多Total Size的值会越来越大
  直到到达一个上限后导致进程被kill掉。
  总之使用DDMS的Heap视图工具可以很方便的确认我们的程序是否存在龙芯内存调试教程泄漏的可能性。

  如果使用DDMS确实发现了我们的程序中存在龙芯内存调试教程泄漏那又如何定位到具体出现問题的代码片段，最终找到问题所在呢如果从头到尾的分析代码逻辑，那肯定会把人逼疯特别是在维护别人写的代码的时候。这里介紹一个极好的龙芯内存调试教程分析工具 -- Memory Analyzer Tool(MAT)

  MAT是一个Eclipse插件，同时也有单独的RCP客户端官方下载地址、MAT介绍和详细的使用教程请参见：www.eclipse.org/mat，在此鈈进行说明了另外在MAT安装后的帮助文档里也有完备的使用教程。在此仅举例说明其使用方法我自己使用的是MAT的eclipse插件，使用插件要比RCP稍微方便一些

  使用MAT进行龙芯内存调试教程分析需要几个步骤，包括：生成.hprof文件、打开MAT并导入.hprof文件、使用MAT的视图工具分析龙芯内存调试教程以下详细介绍。

  生成.hprof文件的方法有很多而且Android的不同版本中生成.hprof的方式也稍有差别，我使用的版本的是2.1各个版本中生成.prof文件的方法请參考：

2. 将手机设备链接到电脑，并确保使用“USB 调试”模式链接而不是“Mass Storage“模式；

3. 链接成功后在Devices视图中就会看到设备的序列号，和设备中囸在运行的部分进程；

4. 点击选中想要分析的应用的进程在Devices视图上方的一行图标按钮中，同时选中“Update Heap”和“Dump HPROF file”两个按钮；

5. 这是DDMS工具将会自動生成当前选中进程的.hprof文件并将其进行转换后存放在sdcard当中，如果你已经安装了MAT插件那么此时MAT将会自动被启用，并开始对.hprof文件进行分析；


  如果我们没有sdcard或者当前进程没有向sdcard写入的权限（如system_process），那我们可以这样做：

  方法手动的指定.hprof文件的生成位置。例如：

  上述代码意图昰希望在xxxButton被点击的时候开始抓取龙芯内存调试教程使用信息并保存在我们指定的位置：/data/temp/myapp.hprof，这样就没有权限的限制了而且也无须用sdcard。但偠保证/data/temp目录是存在的这个路径可以自己定义，当然也可以写成sdcard当中的某个路径


1. 如果是eclipse自动生成的.hprof文件，可以使用MAT插件直接打开（可能昰比较新的ADT才支持）；

(三) 使用MAT的视图工具分析龙芯内存调试教程

weak/soft references会进一步筛选出跟程序相关的所有有龙芯内存调试教程泄露的类。据此可以追踪到代码中的某一个产生泄露的类。


  具体的分析方法在此不做说明了因为在MAT的官方网站和客户端的帮助文档中有十分详尽的介紹。


  总之使用MAT分析龙芯内存调试教程查找龙芯内存调试教程泄漏的根本思路就是找到哪个类的对象的引用没有被释放，找到没有被释放嘚原因也就可以很容易定位代码中的哪些片段的逻辑有问题了。

  • 韩国Qritek公司开发的IRIBIO鼠标配置了虹膜識别系统虹膜识别系统使用微型照相机与嵌入式虹膜认证引擎电路板，该系统放入鼠标实现了与主计算机的物理与逻辑分离避免黑客威胁。该系统选用了ADI公司的Blackfin ADSP-BF533处理器驱动认证算法并存储和管理系统内部的数字化虹膜数据 IRIBIO鼠标利用用户特有的虹膜模式作为口令处理认證。注册和认证数据也安全地存储在鼠标内部与PC机分开，避免来自黑客的威胁IRIBIO鼠标使用信号处理器驱动认证算法并存储和管理系统内蔀的数字化虹膜数据，并且要求处理器尺寸还要足够小能够安装在鼠标内部，并且运行功耗还要低 图1：配备虹膜识别的IRIBIO鼠标 IRIBIO鼠标虹膜識别系统工作原理 Qritek公司的IRIBIO鼠标系统采用ODS公司制作的硬件, 它是600 DPI光电鼠标（包括USB接口），内部嵌入虹膜照相机照相机包括CMOS传感器、白光LED、红外LED以及15mm 凹面镜。其工作过程如下：用户拿起鼠标窥视凹面镜以聚焦眼睛，虹膜照相机在这点计算眼睛的位置根据眼睛行为、感光以及眼睛大小进行调整，包括东西方眼睛形状的差异接着，照相机进行黑白成像覆盖图像上的圆栅格，并识别亮暗区域然后，同数据库Φ存储的以前模版进行核对 Pixel Plus有限公司为虹膜照相机系统开发的CMOS图像传感器可以捕获虹膜数据。由于Qritek公司的快速算法以及Blackfin处理器的高速与高性能IRIBIO鼠标的虹膜注册时间为7至10秒，虹膜识别时间为1至2秒Blackfin ADSP-BF533处理器安装在Qritek公司的嵌入式引擎板上，该引擎板也安装在鼠标内Qritek公司使用500 MHz嘚ADSP-BF533处理器来驱动该公司获得专利的虹膜识别算法以及加密的通信协议。该处理器配备16 MB SDRAM和1 MB闪存用于嵌入式系统并存储生物测定数据。每使鼡一次系统时Qritek公司的"自学" 算法实现更快的性能，因为它能够更容易地识别用户并更新数据 IRIBIO鼠标还包括称作“IRIBIO Protector”的、基于Windows的软件，为了通过虹膜识别系统识别用户该软件必须安装在PC上。除了系统认证IRIBO Protector程序还保护用户文件、文件夹和驱动器。IRIBIO鼠标还包括API/SDK允许系统开发囚员在服务器或网络化系统上使用IRIBIO鼠标。 图2：配备虹膜识别的IRIBIO鼠标的内部结构 IRIBIO鼠标选择Blackfin处理器 对于IRIBIO鼠标虹膜识别来说快速视频处理非常偅要；ADSP-BF533的500 MHz运行速度不仅能够提供所需的性能，而且价格适中Blackfin ADSP-BF533处理器的高时钟速率和大容量内部缓存存储器可以很容易地处理Qritek公司的虹膜識别算法。 Blackfin处理器将1个32 bit RISC指令集、双16 bit乘法累加（MAC）数字信号处理功能以及8 bit视频处理能力结合在一起Qritek公司利用该处理器的I/O能力控制白光和红外LED，并与CMOS传感器相连ADSP-BF533处理器是一个高度集成的系统芯片解决方案。它将工业标准接口与高性能信号处理内核相结合因此Qritek等用户可以迅速开发具成本效益的解决方案，而且不需要昂贵的外部元件系统外设包括1个UART端口、1个SPI端口、2个串行端口(SPORT)、4个通用定时器(其中3个定时器具囿PWM能力)、1个实时时钟、1个看门狗定时器以及1个并行外设接口(PPI)。该处理器的系统扩展能力强化了外设ADSP-BF533处理还包括高速串行与并行端口，用於同各种音频、视频以及调制解调器编解码器功能进行接口；中断控制器用于片上外设或外部信号源的中断管理；以及电源管理控制功能 Qritek公司对这个项目的主要需求之一是低功耗。当电池供电的便携式应用需要长时间运行时Blackfin处理器因其低功耗而成为理想的选择。由于Blackfin处悝器采用0.13υm CMOS工艺制造同竞争产品相比，功耗大约降低一半此外，利用片上电源管理特性（可编程电压调节器与锁相环以及低功耗模式）可以仅消耗需要数量的处理功耗，从而使电池寿命最长Qritek公司称，德州仪器公司的处理器功耗太大因此对其移动项目来说不是良好嘚匹配。不过Blackfin处理器功耗低，是天作之合 Qritek公司使用ADI公司的VisualDSP++ 集成软件开发与调试环境（IDDE），VisualDSP++工具可以在单一接口内自始至终地实现高效的项目管理。因为项目开发与调试是集成的开发人员可以在编辑、构建与调试行为之间迅速而容易地进行变换。VisualDSP++的主要特性包括：内茬的C/C++编译器、高级图解绘图工具、统计监测器（statistical profiling）以及VisualDSP++ 核心（VDK）允许在容易扩展方式结构内实现代码。其他特性包括：汇编器、链接器、库、分离器、精确周期及精确功能编译的模拟器、仿真器支持等诸多性能VisualDSP++为编程人员提供功能强大、具有灵活性的易用编程工具，可鉯缩短面市时间Qritek公司开发人员称，将其虹膜算法引导至Blackfin处理器根本没有耗费多少时间 Qritek公司还利用ADI公司的HP-USB-ICE JTAG仿真器，该仿真器同VisualDSP++ IDDE配合使用它利用ADI处理器的JTAG接口帮助开发人员开发、测试并调试高级处理器应用软件。 适合IT系统的生物识别与虹膜识别 Biometrics（生物测定学）一词来自古唏腊词语"bios"和"metron," 意味着"生命"和"测量"是根据生理或行为特性识别个人的自动化方法的研究。生物测定认证技术测量并分析物理特性与行为特性包括指纹、眼睛视网膜与虹膜、面部模式与手掌测量，还有步态、声音模式等其他特征 处理器驱动的认证算法，利用一个或多个物理戓行为识别特征将个人注册到数据库该算法可以生成特性的数字模板，作为用户以后每次登录系统的比较基础目前，生物测定技术已經成为高安全识别与个人验证系统的基础正受到越来越多的欢迎。 作为识别手段虹膜是一种极好的器官，要比指纹好得多这是因为：每个人都拥有唯一的虹膜与指纹。不过可以利用266个虹膜区别特征识别个体。相反指纹仅有40个可供比较的数据点。此外虹膜不会衰咾,而且不受环境变化的影响。 更多计算机与外设信息请关注：21ic计算机与外设频道

  • 韩国Qritek公司开发的IRIBIO鼠标配置了虹膜识别系统虹膜识别系统使用微型照相机与嵌入式虹膜认证引擎电路板，该系统放入鼠标实现了与主计算机的物理与逻辑分离避免黑客威胁。该系统选用了ADI公司嘚Blackfin ADSP-BF533处理器驱动认证算法并存储和管理系统内部的数字化虹膜数据 IRIBIO鼠标利用用户特有的虹膜模式作为口令处理认证。注册和认证数据也安铨地存储在鼠标内部与PC机分开，避免来自黑客的威胁IRIBIO鼠标使用信号处理器驱动认证算法并存储和管理系统内部的数字化虹膜数据，并苴要求处理器尺寸还要足够小能够安装在鼠标内部，并且运行功耗还要低 图1：配备虹膜识别的IRIBIO鼠标 IRIBIO鼠标虹膜识别系统工作原理 Qritek公司的IRIBIO鼠标系统采用ODS公司制作的硬件, 它是600 DPI光电鼠标（包括USB接口），内部嵌入虹膜照相机照相机包括CMOS传感器、白光LED、红外LED以及15mm 凹面镜。其工作过程如下：用户拿起鼠标窥视凹面镜以聚焦眼睛，虹膜照相机在这点计算眼睛的位置根据眼睛行为、感光以及眼睛大小进行调整，包括東西方眼睛形状的差异接着，照相机进行黑白成像覆盖图像上的圆栅格，并识别亮暗区域然后，同数据库中存储的以前模版进行核對 Pixel Plus有限公司为虹膜照相机系统开发的CMOS图像传感器可以捕获虹膜数据。由于Qritek公司的快速算法以及Blackfin处理器的高速与高性能IRIBIO鼠标的虹膜注册時间为7至10秒，虹膜识别时间为1至2秒Blackfin ADSP-BF533处理器安装在Qritek公司的嵌入式引擎板上，该引擎板也安装在鼠标内Qritek公司使用500 MHz的ADSP-BF533处理器来驱动该公司获嘚专利的虹膜识别算法以及加密的通信协议。该处理器配备16 MB SDRAM和1 MB闪存用于嵌入式系统并存储生物测定数据。每使用一次系统时Qritek公司的"自學" 算法实现更快的性能，因为它能够更容易地识别用户并更新数据 IRIBIO鼠标还包括称作“IRIBIO Protector”的、基于Windows的软件，为了通过虹膜识别系统识别用戶该软件必须安装在PC上。除了系统认证IRIBO Protector程序还保护用户文件、文件夹和驱动器。IRIBIO鼠标还包括API/SDK允许系统开发人员在服务器或网络化系統上使用IRIBIO鼠标。 图2：配备虹膜识别的IRIBIO鼠标的内部结构 IRIBIO鼠标选择Blackfin处理器 对于IRIBIO鼠标虹膜识别来说快速视频处理非常重要；ADSP-BF533的500 MHz运行速度不仅能夠提供所需的性能，而且价格适中Blackfin ADSP-BF533处理器的高时钟速率和大容量内部缓存存储器可以很容易地处理Qritek公司的虹膜识别算法。 Blackfin处理器将1个32 bit RISC指囹集、双16 bit乘法累加（MAC）数字信号处理功能以及8 bit视频处理能力结合在一起Qritek公司利用该处理器的I/O能力控制白光和红外LED，并与CMOS传感器相连ADSP-BF533处悝器是一个高度集成的系统芯片解决方案。它将工业标准接口与高性能信号处理内核相结合因此Qritek等用户可以迅速开发具成本效益的解决方案，而且不需要昂贵的外部元件系统外设包括1个UART端口、1个SPI端口、2个串行端口(SPORT)、4个通用定时器(其中3个定时器具有PWM能力)、1个实时时钟、1个看门狗定时器以及1个并行外设接口(PPI)。该处理器的系统扩展能力强化了外设ADSP-BF533处理还包括高速串行与并行端口，用于同各种音频、视频以及調制解调器编解码器功能进行接口；中断控制器用于片上外设或外部信号源的中断管理；以及电源管理控制功能 Qritek公司对这个项目的主要需求之一是低功耗。当电池供电的便携式应用需要长时间运行时Blackfin处理器因其低功耗而成为理想的选择。由于Blackfin处理器采用0.13υm CMOS工艺制造同競争产品相比，功耗大约降低一半此外，利用片上电源管理特性（可编程电压调节器与锁相环以及低功耗模式）可以仅消耗需要数量嘚处理功耗，从而使电池寿命最长Qritek公司称，德州仪器公司的处理器功耗太大因此对其移动项目来说不是良好的匹配。不过Blackfin处理器功耗低，是天作之合 Qritek公司使用ADI公司的VisualDSP++ 集成软件开发与调试环境（IDDE），VisualDSP++工具可以在单一接口内自始至终地实现高效的项目管理。因为项目開发与调试是集成的开发人员可以在编辑、构建与调试行为之间迅速而容易地进行变换。VisualDSP++的主要特性包括：内在的C/C++编译器、高级图解绘圖工具、统计监测器（statistical profiling）以及VisualDSP++ 核心（VDK）允许在容易扩展方式结构内实现代码。其他特性包括：汇编器、链接器、库、分离器、精确周期忣精确功能编译的模拟器、仿真器支持等诸多性能VisualDSP++为编程人员提供功能强大、具有灵活性的易用编程工具，可以缩短面市时间Qritek公司开發人员称，将其虹膜算法引导至Blackfin处理器根本没有耗费多少时间 Qritek公司还利用ADI公司的HP-USB-ICE JTAG仿真器，该仿真器同VisualDSP++ IDDE配合使用它利用ADI处理器的JTAG接口帮助开发人员开发、测试并调试高级处理器应用软件。 适合IT系统的生物识别与虹膜识别 Biometrics（生物测定学）一词来自古希腊词语"bios"和"metron," 意味着"生命"和"測量"是根据生理或行为特性识别个人的自动化方法的研究。生物测定认证技术测量并分析物理特性与行为特性包括指纹、眼睛视网膜與虹膜、面部模式与手掌测量，还有步态、声音模式等其他特征 处理器驱动的认证算法，利用一个或多个物理或行为识别特征将个人注冊到数据库该算法可以生成特性的数字模板，作为用户以后每次登录系统的比较基础目前，生物测定技术已经成为高安全识别与个人驗证系统的基础正受到越来越多的欢迎。 作为识别手段虹膜是一种极好的器官，要比指纹好得多这是因为：每个人都拥有唯一的虹膜与指纹。不过可以利用266个虹膜区别特征识别个体。相反指纹仅有40个可供比较的数据点。此外虹膜不会衰老,而且不受环境变化的影響。 更多计算机与外设信息请关注：21ic计算机与外设频道

  • 由于更高的集成度、更快的处理器运行速度以及更小的特征尺寸内核及I/O电压的负載点(POL)处理器电源设计变得越来越具挑战性。处理器技术的发展必须和POL电源设计技术相匹配5年或10年以前使用的电源管理解决方案，对于当紟的高性能处理器而言可能不再那么行之有效了。因此当我们为TI的DaVinci数字信号处理器(DSP)进行POL电源解决方案设计时，对基本电源技术的充分叻解可以帮助我们克服许多设计困难本文将对一系列适用于该DaVinci处理器的电源去耦、浪涌电流、稳压精度和排序技术进行讨论。我们将以使用了TI电源管理产品的一个电源管理参考设计为例来提供对这些论述的支持 能量之源——大型旁路去耦电容 处理器所使用的全部电流除叻由电源本身提供以外，处理器旁路和一些电源的大型电容也是提供电流的重要来源当处理器的任务级别(levelofactivity)急剧变化而出现陡峭的负载瞬態时，首先由一些本地旁路电容提供瞬时电流——这种电容通常为小型陶瓷电容其可以对负载的变化快速响应。随着处理速度的增加對于更多能量存储旁路电容的需求变得更为重要。另一个能量来源是电源的大型电容为了避免出现稳定性问题，必须注意一定要确保电源的稳定性并且可以利用添加的旁路电容正确地启动。因此我们要保证对电源反馈回路的补偿以适应额外的旁路电容。电源评估板(EVM)在試验台上可能非常有效但在负载附近添加了许多旁路电容的情况下其性能可能会发生变化。 作为一个经验法则我们可以通过尽可能近嘚在处理器功率引脚处放置多个0603或0402电容（60用于内核电压，而30用于DM6443的I/O电压）从而将DaVinci电源电压从系统噪声中完全去耦。更小型的0402电容是较好嘚选择因为其寄生电感较低。较小的电容值（例如560pF）应该最为接近功率引脚，其距离仅为1.25cm其次，最为接近功率引脚的是中型旁路电嫆（例如220nF）。建议每个电源至少要使用8个小型电容和8个中型电容并且应紧挨着BGA过孔安装（占用内部BGA空间，或者至少应在外部角落处）在更远一点的地方，可以安装一些较大的大型电容但也应该尽可能地靠近处理器。 具有大旁路电容的电源存在启动问题因为电源可能无法对旁路电容充电，而其正是启动期间满足处理器要求所需要的因此，在启动期间过电流可能会引起电源的关断，或者电压可能會暂时地下降（变为非单调状态）一个很好的设计实践是确保电压在启动期间不发生压降、过冲或承受长时间的高压状态。为了减少浪湧电流可以通过增加内核电压电源的启动时间，来允许旁路电容缓慢地充电许多DC/DC调节器都具有独特的可调软启动引脚，以延长电压斜坡时间如果调节器不具有这种软启动引脚，那么我们可以利用一个外部MOSFET以及一种RC充电方案来从外部对其进行实施。我们还推荐使用一種带有电流限制功能的DC/DC调节器来帮助维持一种单调的电压斜坡。实施一个软启动方案有助于满足DaVinci处理器的排序要求 排序 越来越多的处悝器厂商将提供推荐的内核及I/O上电排序的时序准则。一旦获知时序要求POL电源设计人员便可选择一种适当的技术。对一个双路电源上电和斷电的方法有很多种：顺序排序和同时排序是最为常用的两种方法 当在内核和I/O上电之间要求一个较短的毫秒级时间间隔时，我们就可以實施顺序排序实施顺序排序的一种方法是，只需将一个稳压器的PWERGOOD引脚连接至另一个稳压器的ENABLE引脚即可当内核和I/O电压差在上电和断电期間需要被最小化时，就需要使用同时排序要实施同时排序，内核和I/O电压应彼此紧密地跟踪直到达到较低的理想电压电平。在这一点上较低的内核电压达到了其设定值要求，而较高的I/O电压将可以继续上升至其设定值 在自升压模式中，DaVinci处理器要求对CVDD和CVDDDSP内核电源进行同时排序在主机升压模式中，CVDD必须斜坡上升并在CVDDSP开始斜坡上升以前达到其设置值(1.2V)。作为一个最大值CVDDDSP电源必须在关闭（开启）“始终开启”和DSP域之间的短路开关以前上电。我们可以以任何顺序启动I/O电源（DVDD18、DVDDR2和DVDD33）但是必须在CVDD电源100ms的同时达到其设定值。 稳压精度 电源系统的电壓容差有几个影响因素电压基准精度就是最为重要的一个影响因素，我们可以在电源管理器件的产品说明书中找到其规范新型稳压器偠求达到±1%的精度或更高的温度基准精度。一些成本较低的稳压器可能会要求±2%或±3%的基准电压精度请在产品说明书中查看稳压器厂商嘚相关规范，以确保稳压精度可以满足处理器的要求另一个影响稳压精度的因素是稳压器外部反馈电阻的容差。 在要求精确容差值的情況下我们推荐使用±1%的容差电阻。另外在将这种电阻用于编程输出电压时，其将会提供额外±0.5%的精度具体的计算公式如下： 输出电壓精度=2×(1-VREF/VOUT)×TOLRES 第三个影响因素是输出纹波电压。一个卓越的设计实践是针对低于1%输出电压的峰至峰输出电压进行设计其可使电源系统的电壓精度提高±0.5%。假设为±2%基准精度那么这3个影响因素加在一起则为±3%的电源系统精度。 DaVinciCVDD电源要求一个可带来±4.2%精度的50mV容差的1.2V典型内核电源3.3VDVDD电源具有一个可带来±4.5%精度的150mV的容差，而1.8VDVDD电源则具有一个可带来±5%精度的90mV的容差使稳压器靠近负载来减少路由损耗是非常重要的。需要注意的是如果电源具有3%的容差，且处理器内核电压要求具有4.2%容差的情况下我们就必须对去耦网络进行设计，以能够适应1.2V电压轨的1.2%精度或14mV容差 历史经验数据显示，内核电压随着处理技术的发展而不断降低对内核电压稍作改变，便可提供更高的性能或节省更多的電量。选择一个具有可编程输出电压和±3%以上输出电压容差的稳压器是一种较好的设计方法相比从零开始重新设计一种全新的电源，简單的电阻器变化或引脚重新配置要容易得多因此，我们要选择一款可以支持低至0.9V或更低输出电压的稳压器以能够最大化地重用，并帮助简化TI片上系统(SoC)器件未来版本的使用[!--empirenews.page--] 我们构建了若干电源管理参考设计，并经过数字音频/视频应用的测试这些应用均使用了TI的TMS320DM6443和TMS320DM6446处理器，其能够满足排序、电压精度和启动要求图1显示了12V电源的参考设计，该设计使用了TPS62111同步降压转换器、TPS62040同步降压转换器以及TPS73618低压降调节器以分别提供3.3V、1.2V和1.8V电压轨。这种参考设计包含了一个简单的外部MOSFET、电阻和电容延迟电路以使3.3V电压轨能够适应自升压模式排序方案要求。TPS62040不但提供了1.2V的内核电压而且还可满足引脚5软启动电容的排序要求。这种解决方案拥有±3%容差90%以上的效率。为了能够适应主机升压模式排序方案要求我们可以添加一个类似的MOSFET、电阻以及电容电路添加至1.2V电压轨。 图1显示了复位电路该电路使用TPS3808和TPS3803电源电压监控器来监控電压轨的变化情况。请您使用最小值的TPS)来安装图中所示的复位电路电源。如果需要超过3.3V电压轨的1.5A电流和1.2V电压轨的1.2A电流的话那么TPS54350和TPS54110SWIFTTMDC/DC转换器可能会被分别用于实现3A和1.5A电流。SWIFT稳压器具有基于DaVinci技术的数字视频EVM的特点 图1轨电压复位和电压监控电路 总结 一旦充分了解了去耦、排序囷容差要求以后，为DaVinci处理器设计一款电源解决方案就变得非常简单明了在为所有高性能处理器设计电源时，坚持使用上述技术是一个相當不错的设计实践 更多资讯请关注：21ic模拟频道

  • 由于更高的集成度、更快的处理器运行速度以及更小的特征尺寸，内核及I/O电压的负载点(POL)处悝器电源设计变得越来越具挑战性处理器技术的发展必须和POL电源设计技术相匹配。5年或10年以前使用的电源管理解决方案对于当今的高性能处理器而言，可能不再那么行之有效了因此，当我们为TI的DaVinci数字信号处理器(DSP)进行POL电源解决方案设计时对基本电源技术的充分了解可鉯帮助我们克服许多设计困难。本文将对一系列适用于该DaVinci处理器的电源去耦、浪涌电流、稳压精度和排序技术进行讨论我们将以使用了TI電源管理产品的一个电源管理参考设计为例来提供对这些论述的支持。 能量之源——大型旁路去耦电容 处理器所使用的全部电流除了由电源本身提供以外处理器旁路和一些电源的大型电容也是提供电流的重要来源。当处理器的任务级别(levelofactivity)急剧变化而出现陡峭的负载瞬态时艏先由一些本地旁路电容提供瞬时电流——这种电容通常为小型陶瓷电容，其可以对负载的变化快速响应随着处理速度的增加，对于更哆能量存储旁路电容的需求变得更为重要另一个能量来源是电源的大型电容。为了避免出现稳定性问题必须注意一定要确保电源的稳萣性，并且可以利用添加的旁路电容正确地启动因此，我们要保证对电源反馈回路的补偿以适应额外的旁路电容电源评估板(EVM)在试验台仩可能非常有效，但在负载附近添加了许多旁路电容的情况下其性能可能会发生变化 作为一个经验法则，我们可以通过尽可能近的在处悝器功率引脚处放置多个0603或0402电容（60用于内核电压而30用于DM6443的I/O电压），从而将DaVinci电源电压从系统噪声中完全去耦更小型的0402电容是较好的选择，因为其寄生电感较低较小的电容值（例如，560pF）应该最为接近功率引脚其距离仅为1.25cm。其次最为接近功率引脚的是中型旁路电容（例洳，220nF）建议每个电源至少要使用8个小型电容和8个中型电容，并且应紧挨着BGA过孔安装（占用内部BGA空间或者至少应在外部角落处）。在更遠一点的地方可以安装一些较大的大型电容，但也应该尽可能地靠近处理器 具有大旁路电容的电源存在启动问题，因为电源可能无法對旁路电容充电而其正是启动期间满足处理器要求所需要的。因此在启动期间，过电流可能会引起电源的关断或者电压可能会暂时哋下降（变为非单调状态）。一个很好的设计实践是确保电压在启动期间不发生压降、过冲或承受长时间的高压状态为了减少浪涌电流，可以通过增加内核电压电源的启动时间来允许旁路电容缓慢地充电。许多DC/DC调节器都具有独特的可调软启动引脚以延长电压斜坡时间。如果调节器不具有这种软启动引脚那么我们可以利用一个外部MOSFET以及一种RC充电方案，来从外部对其进行实施我们还推荐使用一种带有電流限制功能的DC/DC调节器，来帮助维持一种单调的电压斜坡实施一个软启动方案有助于满足DaVinci处理器的排序要求。 排序 越来越多的处理器厂商将提供推荐的内核及I/O上电排序的时序准则一旦获知时序要求，POL电源设计人员便可选择一种适当的技术对一个双路电源上电和断电的方法有很多种：顺序排序和同时排序是最为常用的两种方法。 当在内核和I/O上电之间要求一个较短的毫秒级时间间隔时我们就可以实施顺序排序。实施顺序排序的一种方法是只需将一个稳压器的PWERGOOD引脚连接至另一个稳压器的ENABLE引脚即可。当内核和I/O电压差在上电和断电期间需要被最小化时就需要使用同时排序。要实施同时排序内核和I/O电压应彼此紧密地跟踪，直到达到较低的理想电压电平在这一点上，较低嘚内核电压达到了其设定值要求而较高的I/O电压将可以继续上升至其设定值。 在自升压模式中DaVinci处理器要求对CVDD和CVDDDSP内核电源进行同时排序。茬主机升压模式中CVDD必须斜坡上升，并在CVDDSP开始斜坡上升以前达到其设置值(1.2V)作为一个最大值，CVDDDSP电源必须在关闭（开启）“始终开启”和DSP域の间的短路开关以前上电我们可以以任何顺序启动I/O电源（DVDD18、DVDDR2和DVDD33），但是必须在CVDD电源100ms的同时达到其设定值 稳压精度 电源系统的电压容差囿几个影响因素。电压基准精度就是最为重要的一个影响因素我们可以在电源管理器件的产品说明书中找到其规范。新型稳压器要求达箌±1%的精度或更高的温度基准精度一些成本较低的稳压器可能会要求±2%或±3%的基准电压精度。请在产品说明书中查看稳压器厂商的相关規范以确保稳压精度可以满足处理器的要求。另一个影响稳压精度的因素是稳压器外部反馈电阻的容差 在要求精确容差值的情况下，峩们推荐使用±1%的容差电阻另外，在将这种电阻用于编程输出电压时其将会提供额外±0.5%的精度。具体的计算公式如下： 输出电压精度=2×(1-VREF/VOUT)×TOLRES 第三个影响因素是输出纹波电压一个卓越的设计实践是针对低于1%输出电压的峰至峰输出电压进行设计，其可使电源系统的电压精度提高±0.5%假设为±2%基准精度，那么这3个影响因素加在一起则为±3%的电源系统精度 DaVinciCVDD电源要求一个可带来±4.2%精度的50mV容差的1.2V典型内核电源。3.3VDVDD电源具有一个可带来±4.5%精度的150mV的容差而1.8VDVDD电源则具有一个可带来±5%精度的90mV的容差。使稳压器靠近负载来减少路由损耗是非常重要的需要注意的是，如果电源具有3%的容差且处理器内核电压要求具有4.2%容差的情况下，我们就必须对去耦网络进行设计以能够适应1.2V电压轨的1.2%精度或14mV嫆差。 历史经验数据显示内核电压随着处理技术的发展而不断降低。对内核电压稍作改变便可提供更高的性能，或节省更多的电量選择一个具有可编程输出电压和±3%以上输出电压容差的稳压器是一种较好的设计方法。相比从零开始重新设计一种全新的电源简单的电阻器变化或引脚重新配置要容易得多。因此我们要选择一款可以支持低至0.9V或更低输出电压的稳压器，以能够最大化地重用并帮助简化TI爿上系统(SoC)器件未来版本的使用。[!--empirenews.page--] 我们构建了若干电源管理参考设计并经过数字音频/视频应用的测试。这些应用均使用了TI的TMS320DM6443和TMS320DM6446处理器其能够满足排序、电压精度和启动要求。图1显示了12V电源的参考设计该设计使用了TPS62111同步降压转换器、TPS62040同步降压转换器以及TPS73618低压降调节器，以汾别提供3.3V、1.2V和1.8V电压轨这种参考设计包含了一个简单的外部MOSFET、电阻和电容延迟电路，以使3.3V电压轨能够适应自升压模式排序方案要求TPS62040不但提供了1.2V的内核电压，而且还可满足引脚5软启动电容的排序要求这种解决方案拥有±3%容差，90%以上的效率为了能够适应主机升压模式排序方案要求，我们可以添加一个类似的MOSFET、电阻以及电容电路添加至1.2V电压轨 图1显示了复位电路，该电路使用TPS3808和TPS3803电源电压监控器来监控电压轨嘚变化情况请您使用最小值的TPS)，来安装图中所示的复位电路电源如果需要超过3.3V电压轨的1.5A电流和1.2V电压轨的1.2A电流的话，那么TPS54350和TPS54110SWIFTTMDC/DC转换器可能會被分别用于实现3A和1.5A电流SWIFT稳压器具有基于DaVinci技术的数字视频EVM的特点。 图1轨电压复位和电压监控电路 总结 一旦充分了解了去耦、排序和容差偠求以后为DaVinci处理器设计一款电源解决方案就变得非常简单明了。在为所有高性能处理器设计电源时坚持使用上述技术是一个相当不错嘚设计实践。 更多资讯请关注：21ic模拟频道

  • 由于更高的集成度、更快的处理器运行速度以及更小的特征尺寸内核及I/O电压的负载点(POL)处理器电源设计变得越来越具挑战性。处理器技术的发展必须和POL电源设计技术相匹配5年或10年以前使用的电源管理解决方案，对于当今的高性能处悝器而言可能不再那么行之有效了。因此当我们为TI的DaVinci数字信号处理器(DSP)进行POL电源解决方案设计时，对基本电源技术的充分了解可以帮助峩们克服许多设计困难本文将对一系列适用于该DaVinci处理器的电源去耦、浪涌电流、稳压精度和排序技术进行讨论。我们将以使用了TI电源管悝产品的一个电源管理参考设计为例来提供对这些论述的支持 能量之源——大型旁路去耦电容 处理器所使用的全部电流除了由电源本身提供以外，处理器旁路和一些电源的大型电容也是提供电流的重要来源当处理器的任务级别(levelofactivity)急剧变化而出现陡峭的负载瞬态时，首先由┅些本地旁路电容提供瞬时电流——这种电容通常为小型陶瓷电容其可以对负载的变化快速响应。随着处理速度的增加对于更多能量存储旁路电容的需求变得更为重要。另一个能量来源是电源的大型电容为了避免出现稳定性问题，必须注意一定要确保电源的稳定性並且可以利用添加的旁路电容正确地启动。因此我们要保证对电源反馈回路的补偿以适应额外的旁路电容。电源评估板(EVM)在试验台上可能非常有效但在负载附近添加了许多旁路电容的情况下其性能可能会发生变化。 作为一个经验法则我们可以通过尽可能近的在处理器功率引脚处放置多个0603或0402电容（60用于内核电压，而30用于DM6443的I/O电压）从而将DaVinci电源电压从系统噪声中完全去耦。更小型的0402电容是较好的选择因为其寄生电感较低。较小的电容值（例如560pF）应该最为接近功率引脚，其距离仅为1.25cm其次，最为接近功率引脚的是中型旁路电容（例如220nF）。建议每个电源至少要使用8个小型电容和8个中型电容并且应紧挨着BGA过孔安装（占用内部BGA空间，或者至少应在外部角落处）在更远一点嘚地方，可以安装一些较大的大型电容但也应该尽可能地靠近处理器。 具有大旁路电容的电源存在启动问题因为电源可能无法对旁路電容充电，而其正是启动期间满足处理器要求所需要的因此，在启动期间过电流可能会引起电源的关断，或者电压可能会暂时地下降（变为非单调状态）一个很好的设计实践是确保电压在启动期间不发生压降、过冲或承受长时间的高压状态。为了减少浪涌电流可以通过增加内核电压电源的启动时间，来允许旁路电容缓慢地充电许多DC/DC调节器都具有独特的可调软启动引脚，以延长电压斜坡时间如果調节器不具有这种软启动引脚，那么我们可以利用一个外部MOSFET以及一种RC充电方案来从外部对其进行实施。我们还推荐使用一种带有电流限淛功能的DC/DC调节器来帮助维持一种单调的电压斜坡。实施一个软启动方案有助于满足DaVinci处理器的排序要求 排序 越来越多的处理器厂商将提供推荐的内核及I/O上电排序的时序准则。一旦获知时序要求POL电源设计人员便可选择一种适当的技术。对一个双路电源上电和断电的方法有佷多种：顺序排序和同时排序是最为常用的两种方法 当在内核和I/O上电之间要求一个较短的毫秒级时间间隔时，我们就可以实施顺序排序实施顺序排序的一种方法是，只需将一个稳压器的PWERGOOD引脚连接至另一个稳压器的ENABLE引脚即可当内核和I/O电压差在上电和断电期间需要被最小囮时，就需要使用同时排序要实施同时排序，内核和I/O电压应彼此紧密地跟踪直到达到较低的理想电压电平。在这一点上较低的内核電压达到了其设定值要求，而较高的I/O电压将可以继续上升至其设定值 在自升压模式中，DaVinci处理器要求对CVDD和CVDDDSP内核电源进行同时排序在主机升压模式中，CVDD必须斜坡上升并在CVDDSP开始斜坡上升以前达到其设置值(1.2V)。作为一个最大值CVDDDSP电源必须在关闭（开启）“始终开启”和DSP域之间的短路开关以前上电。我们可以以任何顺序启动I/O电源（DVDD18、DVDDR2和DVDD33）但是必须在CVDD电源100ms的同时达到其设定值。 稳压精度 电源系统的电压容差有几个影响因素电压基准精度就是最为重要的一个影响因素，我们可以在电源管理器件的产品说明书中找到其规范新型稳压器要求达到±1%的精度或更高的温度基准精度。一些成本较低的稳压器可能会要求±2%或±3%的基准电压精度请在产品说明书中查看稳压器厂商的相关规范，鉯确保稳压精度可以满足处理器的要求另一个影响稳压精度的因素是稳压器外部反馈电阻的容差。 在要求精确容差值的情况下我们推薦使用±1%的容差电阻。另外在将这种电阻用于编程输出电压时，其将会提供额外±0.5%的精度具体的计算公式如下： 输出电压精度=2×(1-VREF/VOUT)×TOLRES 第彡个影响因素是输出纹波电压。一个卓越的设计实践是针对低于1%输出电压的峰至峰输出电压进行设计其可使电源系统的电压精度提高±0.5%。假设为±2%基准精度那么这3个影响因素加在一起则为±3%的电源系统精度。 DaVinciCVDD电源要求一个可带来±4.2%精度的50mV容差的1.2V典型内核电源3.3VDVDD电源具有┅个可带来±4.5%精度的150mV的容差，而1.8VDVDD电源则具有一个可带来±5%精度的90mV的容差使稳压器靠近负载来减少路由损耗是非常重要的。需要注意的是如果电源具有3%的容差，且处理器内核电压要求具有4.2%容差的情况下我们就必须对去耦网络进行设计，以能够适应1.2V电压轨的1.2%精度或14mV容差 曆史经验数据显示，内核电压随着处理技术的发展而不断降低对内核电压稍作改变，便可提供更高的性能或节省更多的电量。选择一個具有可编程输出电压和±3%以上输出电压容差的稳压器是一种较好的设计方法相比从零开始重新设计一种全新的电源，简单的电阻器变囮或引脚重新配置要容易得多因此，我们要选择一款可以支持低至0.9V或更低输出电压的稳压器以能够最大化地重用，并帮助简化TI片上系統(SoC)器件未来版本的使用[!--empirenews.page--] 我们构建了若干电源管理参考设计，并经过数字音频/视频应用的测试这些应用均使用了TI的TMS320DM6443和TMS320DM6446处理器，其能够满足排序、电压精度和启动要求图1显示了12V电源的参考设计，该设计使用了TPS62111同步降压转换器、TPS62040同步降压转换器以及TPS73618低压降调节器以分别提供3.3V、1.2V和1.8V电压轨。这种参考设计包含了一个简单的外部MOSFET、电阻和电容延迟电路以使3.3V电压轨能够适应自升压模式排序方案要求。TPS62040不但提供了1.2V嘚内核电压而且还可满足引脚5软启动电容的排序要求。这种解决方案拥有±3%容差90%以上的效率。为了能够适应主机升压模式排序方案要求我们可以添加一个类似的MOSFET、电阻以及电容电路添加至1.2V电压轨。 图1显示了复位电路该电路使用TPS3808和TPS3803电源电压监控器来监控电压轨的变化凊况。请您使用最小值的TPS)来安装图中所示的复位电路电源。如果需要超过3.3V电压轨的1.5A电流和1.2V电压轨的1.2A电流的话那么TPS54350和TPS54110SWIFTTMDC/DC转换器可能会被分別用于实现3A和1.5A电流。SWIFT稳压器具有基于DaVinci技术的数字视频EVM的特点 图1轨电压复位和电压监控电路 总结 一旦充分了解了去耦、排序和容差要求以後，为DaVinci处理器设计一款电源解决方案就变得非常简单明了在为所有高性能处理器设计电源时，坚持使用上述技术是一个相当不错的设计實践 更多资讯请关注：21ic模拟频道

  • 英特尔的超极本计划不如预期进行的顺利，其原因是目前超极本价格依旧很高从而导致公司难以实现預期销售目标。有新闻报道称英特尔准备在今秋推出配置超低电压（Ultra-Low-Voltage）处理器超极本，使其价格降低到顾客可接受水平英特尔还计划茬超极本中配置尚未发布的赛扬（Celeron）877和807处理器。 对于这一报道英特尔予以否认称：“该报道有关赛扬处理器配置的超极本将推出市场的說法是错误的，为了使超极本保持较快反应速度和最短5个小时的电池使用时间英特尔要求所有超极本配置英特尔酷睿处理器。” 就之前所提及的赛扬877和807来看看英特尔今夏将推出的酷睿处理器超极本。很难理解价值350 美元的酷睿移动CPU怎样做到使超本保持599或699美元的预期销售价格80美元的赛扬处理器也许能够做到，但其性能上的劣势不足以使顾客对其产品产生英特尔期望中的好印象 另一方面，事实是英特尔超極本如果要抗衡AMD 的Trinity若达不到预期销售预期目标，公司则会大跌眼镜英特尔HD3000 比Trinity 内的AMD RadeonHDiGPU反应速度慢80%以上，《暗黑破坏神第三季》（Diablo III episode）游戏反應速度也慢了10倍但最后，英特尔可以使用大量营销资金宣传他们的低质量产品以实现“内部强大的英特尔。” 虽然在过去7年英特尔奔騰4处理器品质不如AMD K8处理器但公司运用营销手段保持了80%的市场占有率。 更多信息请关注：21ic网友杂谈频道

  • 半个世纪以来半导体行业一直在縋求更精确的计算机芯片，以释放更强大的性能电路设计也是不允许出错的，但是现在科研人员们倒腾出来一种不精确的“模糊”处悝器，允许偶尔的错误而改进计算性能和资源能效原型产品的能效就已经比现有技术高出至少15倍。 参与这项研究的专家来自美国休斯敦萊斯大学、加州大学伯克利分校、新加坡南洋理工大学(NTU)、瑞士电子和微技术中心(CSEM)等科研机构他们的这项成果也在意大利卡利亚里举行的計算前沿ACM国际大会上获得了最佳论文殊荣。 这种模糊处理器的设计原理并不复杂：允许加乘单元之类的处理硬件犯一些错误并且智能地管理出错的概率和计算类型，比如拿掉数字电路中一些不常用的部分研究人员们发现就可以一方面大幅度提高性能，另一方面同步明显降低能耗 允许错误以预设的频率出现，能够以大幅提高计算效率而没有明显的性能下降只要这些错误以可控方式引入，并且操作的大哆数重要部分已经被保护起来免于出错在许多应用程序中都是可以容许少许错误发生的，例如在音频和图像信号处理过程中一个计算錯误可能导致图像或声音微小的瞬时变形，但普通用户是根本察觉不出来的 另外，人眼就自带了错误校正机制使用不完全精确的加法器处理图像，如果相对误差不超过0.54％人眼就基本无法分辨，而即时相对误差达到7.5％仍然可以获得足够分辨的图像。 这项研究早在2003年就開始了2011年的初步模拟测试表明，砍掉传统设计微芯片的某些部分可以在三个方面提升性能：精简的芯片速度快了一倍、所需能耗减少了┅半、核心面积减少了一半经过进一步的深入研究，他们已经完成了一颗原型硅芯片并且第一次对相关技术进行了实地验证。 最新测試显示这种“修剪”可以将能耗减少3.5倍，计算结果与正确值的平均偏差为0.25％再考虑到速度的翻番和面积的减半，这就相当于获得了7.5倍嘚能效提升偏差达到大约8％的能效更是提升了15倍。 “模糊”处理器 视频处理软件在三种状态下对比：传统方法、相对误差0.54％的不精确处悝、相对误差7.58％的不精确处理 更多计算机与外设信息请关注：21ic计算机与外设频道

  • 在发布移动版Trinity之后不久AMD CEO罗瑞德（Rory Read）称目前用户的处理器性能已经完全足够。 这一言论不得不让人想起许多年前微软创始人比尔·盖茨那句着名的“640K龙芯内存调试教程对所有人来说都够用了”AMD CEO表示，目前地球上所有笔记本电脑的处理器性能都已足够使用；罗瑞德指出目前越来越多的计算能力已经在逐渐走向云端，而本地处理任务不需要很强的性能即可应付 不过别忘了盖茨的预言过了不久就被证明完全低估了业界发展的现状。依笔者看来虽然云计算是大方姠，但罗瑞德这一表态悲剧的可能性依然很大 但接下来AMD CEO的评论还是完全靠谱的：由于处理器性能已经足够，罗瑞德表示AMD需要更加专注于圖形方面的研发；同时他也谈到了“云端渲染瘦客户端玩游戏”的这一模式，不管是云端渲染还是本地图形处理都需要更加强大的显鉲。这些都代表着大片的市场等着厂商们去开拓联想到09年AMD做出的尝试以及上周GTC 2012 NVIDIA发布的解决方案，或许这代表了图形业界一个重要的走向 更多计算机与外设信息请关注：21ic计算机与外设频道

  • 挑战 改善9000多台台式机的远程管理，这些电脑用于马里兰州25个站点的患者护理实验室笁作，医学研究及管理工作 简化电脑的诊断及修复以减少现场访问的时间和成本，同时提高医生、研究人员及工作人员的电脑正常运行時间 提高整个网络中资产盘点及补丁管理的准确性 解决方案 约翰霍普金斯IT部门与英特尔解决方案服务携手针对电脑的诊断及修复，资产管理以及安全性评估英特尔博锐处理器技术的远程电脑管理能力 优势 测试结果表明，在四年时间里英特尔博锐处理器技术可以帮助约翰霍普金斯每年平均节省20%的软件支持成本以及17%的硬件支持成本，同时带来32%的投资回报 约翰霍普金斯能够极大地减少诊断和修复电脑故障的時间从而帮助医生及工作人员保持较高的工作效率 改进的资产盘点及远程补丁部署能力，有助于确保所有电脑接收软件部署并远离威胁 電脑启动及关闭能力可以显着节省能源 因为英特尔博锐处理器技术可以为技术人员提供准确的硬件资产盘点甚至在进行初次现场访问之湔就可以远程查明硬件问题所在。同时英特尔博锐处理器技术还可以消除解决硬件故障通常所需的第二次现场访问。测试表明远程诊斷能将每次故障的总修复时间减少1 0分钟。 英特尔博锐处理器技术与英特尔主动管理技术还有助于约翰霍普金斯医院DCS（台式机计算服务）小組改善其广泛分布的大量电脑的系统资产发现和盘点工作从而确保完整的补丁部署。DCS可以利用目标TCP/IP扫描发现并盘点网络上的系统该扫描可以准确盘点网络上所有支持英特尔博锐处理器技术的系统。英特尔主动管理技术提供的带外(OOB)能力可支持DCS收集准 确的盘点即使电脑处於关机状态也不例外。OOB功能还有助于确保软件补丁的完整部署DCS管理员能够在可管理客户端检查病毒与管理代理版本，即使系统处于关闭狀态也不例外此外，OOB能力还支持管理员开启系统利用第三方工具来发现电脑中的软件资产。 英特尔咨询人员进行了成本分析结果表奣，四年里约翰霍普金斯DCS小组每年平均可以节省20%的软件支持成本及17%的硬件支持成本同时带来32%的潜茌投资回报。此外执行维护任 务后，關机能力就可以为约翰霍普金斯节省1／3到1／2的电脑耗电量Romero表示：  “成本节省的优势已不仅仅局限于我们IT部门。约翰霍普金斯可以将我们從管理和功耗中省下的费用更多地投资于临床护理、研究以及教育领域。” 英特尔博锐处理器技术有助于约翰·霍普金斯的用户将注意力集中在有创造力的工作上 Romero表示：  “我们预计英特尔博锐处理器技术能够让我们快速对问题做出响应同时在进行定期管理与维护时，提高工作效率因此，我们可以获得更多的资源用以寻求全新的解决方案从容应对各种挑战。” 最后借助采用英特尔博锐处理器技术的電脑，还将有助于DCS小组将精力重新集中在诠释约翰·霍普金斯企业文化的创新计划上。Sears表示：  “医生及研究人员继续向我们索要增值服务我们可以消除计算机故障从而使IT发挥效用的次数越多，我们就越能更好地为他们提供下一代服务我们的工作就是，帮助研究人员及临床医生将精力集中在有创造力的工作上英特尔博锐处理器技术有助于我们在维持电脑正常运行方面耗费更少的时间与资金，从而集中更哆的精力为用户提供所需支持” 技术是约翰·霍普金斯大学及约翰·霍普金斯医院在教育、患者护理以及研究领域取得杰出成就的关键。医生、工作人员、学生以及管理人员的每一项工作在很大程度上都要依靠约翰·霍普金斯的30，000台电脑来完成这些工作包括处理临床医嘱，使用电子医疗记录、完成课堂作业开展科学研究以及编排课表等。尽管约翰·霍普金斯的IT部门能够维持众多电脑的正常运行并通过遠程管理软件以及现场访问对其进行保护，但员工还是渴望制定一些战略来帮助他们减少支持负担从而使他们将更多的时间投入到创新項目的研究中。 约翰·霍普金斯台式机计算服务(DCS)小组是其IT部门的一个分支负责为约翰·霍普金斯医院的9，000台电脑提供支持这些电脑遍咘儿科与外科，远程站点其它实验室，门诊部以及行政管理区域等还包括门诊部的公共工作站以及供行政和研究人员使用的私人工作站。约翰·霍普金斯高级IT主管Robert Romero表示：  “为医院和大学的大量用户及少量IT管理员提供支持是一项非常严峻的挑战。我们的DCS小组需要管理大量配置和平台” 然而，提供这种支持对整个部门的成功至关重要约翰·霍普金斯DCS小组主管Steve Sears表示：“我们借助电脑来完成每一项工作，其中包括制定日程安排、出具帐单、胎儿监测以及放射诊断等项目保持这些电脑正常启动并运行对我们医疗系统的运转至关重要。” 形式评估 DES小组需要高效的方法来加快软硬件故障的诊断和修复为了确保将医生和工作人员的停机时间降到最少，DCS小组经常不得不进行现场訪问即便是软件相关问题也不例外。Sears表示：“我们的目标即减少技术人员在临床区域花费的时间这些都是非常繁忙的区域，我们不想妨碍不论我们是否需要重新映射操作系统，或者调换故障硬盘通常，我们都是先更换计算机然后再分析故障。我们需要确保医生及笁作人员能够保持高效的工作” 虽然更换电脑可以最大限度地减少最终用户的停机时间，但对DES小组来说现场访问非常耗时，且成本高昂对远程站点来说，现场访问的往返时间将达75分钟尽管每年的软件维护费用很高，但硬件维护费用更高主要是因为硬件故障需要更頻繁地通过现场访问来解决。 DCS小组还需要一种方法来改进平台发现从而保证维护费用遵守相应规章制度并正确支付。Sears表示：  “每隔三天我们就会派技术人员对硬件资产进行盘点。但是这需要耗费我们本可以用来研究其它项目的大量时间我们的平台发现准确率还不到100%。這就需要开启电脑来帮助我们获得正确的资产盘点可事实并非总是如此。” 找到一种方法来高效地控制电脑的电源状态不仅可以有助于進行资产盘点而且还有助于进行补丁管理。Sears表示：  “如果有人将电脑带离指定区域或者将其关闭，我们不能保证新补丁的完整部署這是造成软件分配失败的最大问题：我们不能一直监视这些电脑。通常情况下我们要求用户保证电脑全天候开启，以便我们在夜间部署補丁但是这样又浪费了能源。我们非常有兴趣来寻找一种可以远程开机和关机的方法从而我们可以开展工作，然后关闭电脑以节省能源” 提供解决方案 英特尔8解决方案服务与约翰·霍普金斯的DCS小组携手，共同寻找有效的方法来改进分布式电脑系统的集中管理对该部門当前面临的挑战进行评估之后，英特尔顾问建议采用英特尔博锐处理器技术英特尔。博锐”处理器技术包含一系列组件包括处理器、芯片组、网络和其它技术，所有组件一起提供广泛的远程管理能力借助采用英特尔。博锐…处理器技术的电脑约翰·霍普金斯的IT部門能够加快诊断和修复，提高资产盘点的效率同时可以更完整地部署补丁。 ###NextPage### 英特尔博锐处理器技术在其平台硬件中采用英特尔主动管理技术(lntel AMT)英特尔主动管理技术可提供一个远程通信信道，如果电脑不能正常运行该信道对授权的IT管理员始终可用。只要电脑接通电源并与網络相连管理员就能够访问此电脑。英特尔主动管理技术包括永久的非易失性存储器，可以将重要信息安全地存储在这里此外，除叻加密通信外英特尔主动管理技术还在客户与控制台之间采用相互身份验证，来帮助防止非授权人员访问网络和电脑相比局域网唤醒笁具，英特尔主动管理技术具有更高级别的安全性和功能因此管理员可以安全地收集重要的硬件和软件资产信息，即使电脑关闭、重新配置或出现故障也不例外 英特尔解决方案服务设计了一个测试环境，该环境运用了5台采用英特尔博锐处理器技术的电脑这些电脑通过┅个运行第三方系统管理软件、局域网管理软件以及诊断实用程序的服务器来控制。英特尔顾问向约翰·霍普金斯展示了一个有效的方法，让英特尔博锐处理器技术帮助他们从容应对面临的具体挑战。 测试表明通过采用英特尔博锐处理器技术，约翰·霍普金斯DCS小绀可以极夶地减少诊断和修复软件故障的时间由于软件或操作系统崩溃而造成的系统故障可以远程进行修复或重新映射，无需进行现场访问借助采用英特尔博锐处理器技术的电脑，约翰· 霍普金斯可以将修复故障的时间减少10% 图2 预计因采用英特尔博锐处理器技术带来的潜在节省 渶特尔博锐处理器技术：推进各种远程管理功能，其中包括资产管理诊断与修复，增强安全性以及更多 英特尔主动管理技术(Intel AMT)：包括永玖的非易失性存储器和基于硬件的通信信道，使管理员即使在电脑关闭或是操作系统不运行的情况下也能收集信息和提供服务 更多医疗電子信息请关注：21ic医疗电子频道

  • 摘要：针对现代电子设计低成本、高效率、高灵活性的特点，研究了一种新型的处理器：事件驱动多核心處理器通过对这种处理器基本构架的研究，以及采用新型处理器与采用传统控制器设计差异的对比分析出该处理器具有性能高、实时性强、易编程等优点。最后提出了一种新的设计方法：硬件设计软件化，给众多电子系统设计提供新的思路和参考 关键词：XMOS；事件驱動多核心处理器；硬件线程；硬件设计软件化 0 引言 英国的XMOS Semiconductor公司推出了一种全新的控制器件：事件驱动多核心处理器(以后简称XCore处理器)。凭借┅种叫作软件化芯片(Software Defined Silicon)的新技术XMOS提出了一种革命性的电子设计方法：硬件设计软件化。通过软件设计可以使用XCore处理器实现以前需要通过FPGA，ASIC实现的硬件性能这种新的处理器集RISC CPU的效率、DSP的性能和FPGA的灵活性于一体。 1 XCore处理器的基本构架 图1为XCore处理器的基本框架图如图所示，每个處理器(以XS1-G4为例)有4个内核(XCore)XCore之间通过一种称之为X-link的技术连接，可以实现XCore之间的数据通信XCore内部有丰富的硬件资源：8 KB的OTP ROM，64 KB的RAM10个计算器，6个时鍾模块7个同步单元和4个硬件锁。除此之外XCore最特别的是具有8个硬件线程和32个通道端(Channel Ends)以及1个事件驱动管理器。每个硬件线程具有独立的专囿寄存器组同时可以访问所在核内的共享硬件资源。 通道(Channel)是线程之间通信的主要方式一个通道可以连接几个通道端。这样使用各个通道端的硬件线程就可以相互通信了。通道可以在不同的Xcore之间建立依托强大的X-link功能，甚至不同处理器之间的线程也可以通过通道进行通信 2 XCore处理器特点 2．1 硬件多线程技术 硬件多线程技术是XCore处理器能够硬件设计软件化的关键。有别于传统的操作系统实现的多线程硬件多线程是通过特有的硬件单元来调度。每个硬件线程的时间片精确到1个时钟周期(对应于处理器工作在400 MHz主频的情况下就是2．5 ns)。传统的操作系统汾配给线程的时间片都是在ms级线程调度的实时性保证了多个硬件线程可以组成高性能的处理流水线。每个Xcore拥有8个硬件线程如果这个8个線程全部运行，在400 MHz的CPU主频的情况下理论上可以组成一条8级的主频为50 MHz的流水线；如果处理器内的4个XCore全部运行，则可以组成4条这样的并行流沝线这足以完成大部分中低性能的FPGA实现的功能。 2．2 多功能智能IO模块 多功能智能IO模块是XCore处理器的另一大特色该模块可以对IO数据进行处理，然后再将数据缓存后送CPU内核处理这样，可以减轻IO操作对CPU内核的负担使得流水线设计瓶颈可以缓解。设计者可以适当延长处理流水线烸一级的长度使得软件设计更加灵活，功能更加强大 多功能智能IO模块具有以下几个功能：端口宽度可编程；带时钟、片选的IO接口；可編程时序IO接口；序列化IO接口；可编程FIFO缓存接口；可编程条件IO接口。灵活运用这些功能可以轻易的实现MII，ULPI等高速总线接口 2．3 事件驱动运算 相对于操作系统管理下的软件线程，XCore处理器的硬件线程具有同样的灵活性每个硬件线程可以被阻塞，当硬件线程被阻塞时处于睡眠状態它所占用的时钟周期可以释放给其他的硬件线程。举个例子如果某个XCore以400MHz的工作频率运行8个线程，那么每个硬件线程的实际工作频率昰50 MHz当其中4个线程被阻塞时，剩下的4个硬件线程的工作频率就能够提升到100MHz当线程被阻塞时，需要等待指定的事件将它唤醒这些事件可鉯由定时器、智能IO模块和线程之间通信的通道产生。基于事件驱动运算的机制可以极大地减少XCore处理器的功耗并显著地提升XCore处理器的效能。 3 实例介绍 串口服务器是在工业控制领域经常用到的一类设备其作用是实现UART与以太网之间的协议转换，下面给出了3个不同的设计方案：采用通用嵌入式CPU实现的设计方案；采用FPGA实现的设计方案；以及采用XCore处理器设计方案如图2所示。 [!--empirenews.page--] 这3个方案比较类似基本上都是单核心处悝芯片加外围接口芯片的SOC解决方案。不同的是第1个方案的处理核心是集成了以太网MAC和UART的通用处理器。第2个方案的处理核心是FPGA器件第3个方案的处理核心是XCore处理器。 第1个方案的优点是设计起来容易、功能灵活；在通用嵌入式CPU上运行操作系统使用标准的TCP／IP协议和UART协议，能够實现各种复杂的控制功能缺点也很明显：CPU内部集成的串口有限，一般只能实现不超过4个串口的串口服务器；实时性差、由于软件处理能仂有限当串口数据流量较大时，CPU会来不及处理只能将数据放入缓存，待CPU空闲时处理这样导致数据转发的延迟增大。 第2个方案的优点昰扩展能力强、实时性高；由于FPGA具有硬件可编程的特点理论上器件内部可以实现任意个数目的串口(实际受所选FPGA器件容量大小的影响)。FPGA采鼡硬件流水线处理串口数据转以太网数据因此，数据处理的速度很快基本上不产生延迟，实时性好这种方案的缺点是：设计难度比較大，需要获得授权使用以太网MAC和UART的IP模块并且需要设计控制模块来协调各个接口，然后进行系统级的仿真和测试整个设计开发周期长、设计难度大；灵活性差，功能不强由于采用硬件实现的机制，FPGA只能实现简单的底层网络报文无法实现TCP／IP等高层次的网络协议转发。哃样一些诸如流量控制、报文路由、IP管理之类的功能也无法实现。这样、导致这个方案的可用性以及可维护性差 第3个方案综合了2个方案的优点并弥补了它们的不足。首先XCore处理器的IO管脚像FPGA一样是可以编程设计的。设计者可以分配足够多的管脚给UART使用标准XCore处理器函数库，每个UART模块需要1个硬件线程来实现每个以太网MAC模块需要4个硬件线程来实现。这样使用4个核的Xcore处理器，可以实现具有16个串口的串口服务器除实现UART和以太网MAC需要的20个硬件线程外，处理器内还剩下12个硬件线程的资源这些硬件线程可以用来运行TCP／IP协议，还可以用来实现流量控制、报文路由、IP管理等诸多功能由于XCore处理器具有实时多线程的特点，能够保证处理IO数据的硬件线程实时运行从而保证了数据转发的實时性。同时XCore处理器设计属于软件编程的范畴，使用C语言就可以方便地实现各种控制管理功能这使得开发周期缩短，开发难度降低 4 結语 从上面的研究分析、实例介绍可以看出：相对于传统的控制器件，XCore处理器具有优异的性能和充分的灵活性很适合用在一些对处理器功能要求多、实时性要求高的场合。同时XCore处理器采用C语言编程的特点可以使开发难度以及开发周期大大降低，再考虑到XCore处理器丰富的硬件资源采用XCore处理器的硬件设计软件化方案是一种能够广泛应用的低成本、高效率解决方案。

  • 5月18日消息据国外媒体报道，芯片制造商英特尔(微博)公司今天宣布推出其第三代英特尔酷睿vPro处理器代号为Ivy Bridge。该处理器被设计给商务笔记本、台式机和“智能系统”使用 如同上个朤推出的Ivy Bridge酷睿i系列处理器一样，酷睿vPro处理器是基于英特尔22nm微架构酷睿vPro处理器与英特尔Q系列芯片组搭配后，将提供10%-20%的性能改善 英特尔酷睿vPro处理器将为用户提供一种内嵌的安全性。为了防范身份识别盗窃英特尔将基于一次性密码和公共密钥基础架构的英特尔身份保护技术，内嵌到英特尔酷睿vPro处理器中英特尔身份保护功能(IPT)采用动态口令解决方案，可提供基于硬件的身份验证功能这将使得企业、政府或网站能够检查从信任的电脑登录的合法用户，并能够为用户操作创建一个不具欺骗性的路径 英特尔酷睿vPro处理器可以实现远程管理和自动化。英特尔酷睿vPro处理器包括用于远程管理的主动管理技术(ATM)将允许IT专业人士对电脑进行远程管理，进行诸如远程修复电脑、安装安全补丁的操作在零售业中，较为典型的IT呼叫平均价格为200美元对于大型零售商而言，利用主动管理技术管理系统对销售网点的智能设备进行网絡远程诊断和修复，将能够为呼叫服务节省数百万美元 第三代英特尔酷睿vPro处理器大幅度提升了计算性能，媒体及图像处理的能力满足叻零售、工业和医疗等行业中计算密集型的要求。性能的提升还能够用于实时分析应用 更多计算机与外设信息请关注：21ic计算机与外设频噵

  • 近日据国外媒体报道，IBM和戴尔宣布将采用英特尔最新的Xeon处理器这将提升服务器的龙芯内存调试教程和吞吐量，增强服务器的工作能力减少数据中心的花费。 据报道新的服务器将如英特尔宣称的那样具有两方面的优势：一、减少电力消耗，二、增强网页处理能力和分析执行能力除了更快更高效之外，新的Xeon处理器将为服务器提供技术支持以实现高性能的计算能力相对于之前的处理器，Xeon更加精巧有哽多的龙芯内存调试教程槽，也能实现更好的数据库性能新的处理器提供了新的网络和总线技术，将为虚拟主机提供更多带宽 戴尔公司宣称， PowerEdge M820刀片服务器使用了E5-4600处理器增加了一半的龙芯内存调试教程槽，龙芯内存调试教程也达到1.5TB稍微低端一些的M420刀片服务器在主流程序的应用，比如中层协作、数据库、拟化环境等方面较之前的服务器好了25%新戴尔服务器的能量功耗与旧的持平，但戴尔强调消费者们婲同样的钱将得到更优的服务。比如用了E5-4600处理器的PowerEdge R820机架服务器较之前的用旧英特尔服务器的PowerEdge R710快了43%。 据悉新的服务器提供了大约两倍的Java戓者中间件的任务性能。戴尔的PowerEdge T420和T320塔式服务器比之前的更小巧但是存储能力却提升了。T420能够提供比以前更多的33个处理器内核50%的龙芯内存调试教程和166%的龙芯内存调试教程储容量，这将有助于支持更大的数据装置 IBM宣称使用了E5-4600处理器的四插槽System x3750机架服务器将用来处理加强型数據库和分析工作负载。IBM表示新的IBM BladeCenter HS23E型初级刀片处理器在数分钟之内即可有效运转。IBM还提供FlexSystem x220这样的用于虚拟化、电子邮件、合作化的服务器上个月有报道称，佛氏电脑软件将大量配置IBM公司供应的PureSystem服务器IBM宣称，BladeCenter HS23E和System x3750处理器分别在6月4号和7月12号发售目前价格未知。 更多计算机与外设信息请关注：21ic计算机与外设频道

  • 5月16日消息据国外媒体报道，AMD公司目前正在为第四季度公司首款平板电脑处理器的发布做着准备工作同时也在筹集股票。这款处理器被命名为Hondo据称这款芯片使用与Brazos2.0相同的40纳米工艺制作。 正如以前说的那样AMD公司盼望已久的Trinity架构将在本朤成型，桌面Piledriver版本将在今年八月份推出Hondo处理器将成为AMD公司的一款超低能耗产品，其TDP预计只有4.5瓦左右由于功耗如此之低，Hondo将与英特尔公司的Clover Field一道在明年晚些时候成为基于ARM的处理器选择的对象。这两种产品的性能对比还没有出炉但在Windows 8环境中大多数应用程序经过DirectX优化，从這点来看AMD的iGPU占有一定的优势。然而从功耗方面来说40纳米技术明显要劣于英特尔的32纳米或者22纳米产品。 真实的比较结果将会等到ARM版本的Windows 8絀现之后才能见分晓 更多计算机与外设信息请关注：21ic计算机与外设频道

  • 在家庭娱乐和网络市场的领导地位，并向海量的嵌入式系统延伸同时成为移动市场中富有竞争力的替代解决方案。对移动设备来说Aptiv可为平板电脑和智能手机的应用处理器提供顶尖的多核性能，为基帶处理提供高效的多线程技术并为触摸屏控制器、SIM卡和安全、以及 GPS 等嵌入式控制和应用提供入门级性能。 ProAptiv 系列的重要特征： ? 领先的高端 CPU 性能与效率超过4.4 CoreMark/MHz 和 3.5 DMIPS/MHz 1的性能，比同类竞争 内核IP 2相比明显更小的硅面积 ? 是高端移动设备和智能家庭娱乐产品等联网消费电子产品的应用處理器和网络应用中控制处理器的理想选择 ? 高效的顶级性能可减少许多移动应用中诸如“big.LITTLE”等额外的电源管理设计开销 ? 比老一代MIPS32 74K?/1074K? 超标量单核/多核产品高 60%-75% 的 CoreMark 和DMIPS 分数 ? 每个内核1 至多个线程高度可扩展，并能在多核同步处理系统（CPS）下实现最多可达六个内核的多核系统 ? 主要的架构特性和增强功能： o 高性能多发射、深度乱序执行架构以及先进的分支预测 o 新款更高性能的浮点运算单元（FPU）与内核 1 :1 的时钟頻率，双精度执行 o 单核或多核（最多为 6核）配置 o 增强性能的紧耦合第二代一致性管理器和L2 二级高速缓存控制器实现更低的系统总延时 o MIPS ASE v2数芓信号处理（DSP）架构扩展 o 高效的增强虚拟地址（EVA），32位地址下实现3GB以上 的用户空间访问 interAptiv 系列的重要特性： ? interAptiv 内核采用平衡的9级流水线设计囷多线程技术可提供领先的性能与效率，能以比同类竞争内核更小的晶圆面积实现多出 50% 以上的 CoreMark/MHz ? 适合需要并行处理和对成本和功耗优化偠求比较高的应用如智能网关、LTE基带处理、SSD 控制器和汽车电子等 ? 每个内核具备 1 至多个线程的可扩展性解决方案，并能在多核同步处理系统（CPS）下提供最多四核的多核方案 ? 特性和增强功能： o 多线程流水线实现了双虚拟处理器可被 SMP Linux 操作系统视为两个完整的 CPU o 硬件QoS、线程管悝和线程间通信支持，能为实时应用实现最佳控制 o 增强性能的紧耦合第二代一致性管理器和L2 二级高速缓存控制器实现更低的系统总延时 o 支持多达两个 I/O 一致性管理单元 o 内核和 CPS 级功耗管理 o L1 一级数据高速缓存、L2 高速缓存和数据 SPRAM支持 ECC o 高效的增强虚拟地址（EVA），32位地址下实现3GB以上 的鼡户空间访问 o 可选的浮点运算单元 microAptiv 系列的重要特性： ? 低功耗、紧凑、实时性以广受欢迎的MIPS32 M14K?以及 microMIPS? 代码压缩指令集架构为基础，并集荿了标准 I/O 接口 ? 集成 DSP 和 SIMD功能可满足工业控制、智能仪表、汽车和有线/无线通信等各种嵌入式应用的信号处理需求 ? 利用高效的 5 ? 新的存儲保护单元以增强程序代码和数据的安全性，microMIPS 执行模式、安全调试模式和2线 cJTAG 支持 关于 CoreMark? 基准测试 EEMBC 开发的 CoreMark 基准测试是专为测试处理器内核所設计的简单而先进的基准测试运行 CoreMark 会产生一个分数，能让使用者在不同处理器间快速进行比较 供货 所有 Aptiv 内核即日起可开始授权。proAptiv 系列能以单核和多核版本支持广泛的功能和性能组合预计 2012 年中开始供货。新款 proAptiv FPU 也已开始供货interAptiv 系列也将于 2012 年中开始供货，拥有双核和四核配置并提供 FPU 选项。单核版本将于第四季度面世microAptiv 系列现已开始供货，可提供Cache/MMU 或Cache版本选择 支持引述： “随着新一代 Aptiv产品的推出，MIPS 将进入创噺的新时代并将大幅提升我们的竞争优势。Aptiv是我们战略性投资的成果未来将不断持续发展。我们已将性能效率提升到了新的高度我們上一代的内核已比竞争对手拥有更佳的性能效率，而新的 Aptiv处理器更为优异凭借这些新内核与 MIPS 架构不断扩展的生态系统，我们将能为客戶带来有助于实现差异化并在此竞争日益激烈的市场中获得成功的解决方案。” - MIPS MIPS 创下新的性能记录” - EEMBC 总裁 Markus Levy[!--empirenews.page--] “微控制器技术持续改进，鉯满足从低功耗移动设备到高性能网络产品等各种应用与日益剧增的处理能力需求MIPS 的新款 的先进的片上网络互连技术，MIPS 的汽车和消费电孓客户能为其 SoC提升性能、时序收敛、功耗和晶圆面积我们将继续支持双方共同客户，以 MIPS 的新款Aptiv内核为基础开发先进的新一代 SoC” - Arteris 营销副總裁 Kurt Shuler “Carbon 的解决方案是业界最具生产力与成本效益的统一虚拟平台方案，可帮助客户加速产品上市时间我们的 100% 周期准确模型长期以来都支歭 MIPS 内核，我们很高兴地宣布我们也将支持新的 Aptiv 内核。由于 Carbon 的系统级建模和验证工具可支持MIPS 处理器内核客户能进行架构分析与验证，并能在投片前完成固件优化与软硬件协同验证” - Carbon Design Systems 首席技术官 Bill Neifert “Express Logic 和 MIPS 科技已合作多年，以帮助嵌入式开发人员结合我们功能强大的 ThreadX? RTOS将产品快速推向市场ThreadX 是深度嵌入式系统的理想解决方案，代码尺寸和实时性是这些系统的重要考量MIPS 内核采用microMIPS指令集，如新款 microAptiv 内核可为这些系統提供优异的解决方案，我们将持续为我们的共同客户支持这些内核此外，因为 ThreadX SMP 支持 MIPS 的多线程和多核处理技术当设计人员开发采用这些平台的实时应用时可显著提升生产力。” - Express Logic 首席执行官 William E.Lamie “我们从 2001 年起便与 MIPS合作为 广大系统设计人员提供广泛的开发工具和 RTOS 软件支持，我們期望能与 MIPS持续合作在我们的编译器、MULTI 集成开发环境和调试仿真器中为新款 Imagination  的 IP，MIPS 的授权客户能开发拥有世界一流多媒体和通信性能的产品并兼顾功耗和成本优势，这是未来移动和智能联网应用的关键我们期望能与 MIPS 和双方的共同客户合作，以新的 Aptiv产品为基础开发新一代產品” - Imagination 科技营销副总裁 Tony King-Smith “延续 Imperas 和 MIPS 的长期合作关系，我们非常高兴已经在我们的开发虚拟平台（OVP?）和多处理器/多核/多线程软件发开套件（M*SDK?）中支持新款 Aptiv 内核MIPS 内核的指令精确性 OVP 快速模型能让使用者将这些模型集成到 OVP 和SystemC/TLM-2.0 虚拟平台环境。这些 MIPS 内核模型可支持 MIPS32 和 microMIPS 指令集并延伸至浮点运算、DSP 和多线程功能。” - Imperas 首席执行官 Simon Davidmann “我们很高兴看到 MIPS 扩大其多线程内核产品组合并恭喜它推出新款 Aptiv 处理器内核。MIPS 的多线程技術已为 Lantiq 的网关解决方案带来强大功能让我们在降低功耗和系统成本的同时还能提供最大的性能。我们的网关解决方案可因此覆盖从成本朂优化的高速以太网到功能丰富、高性能 Gb 以太网络的各种系统配置并且是专为增强和扩展全球电信厂商 xDSL 服务市场而设计。Lantiq 的网关解决方案可帮助电信厂商符合日益增长的三网融合服务和家中 Gigabit 处理能力的需求并能在无需牺牲系统性能的同时显著降低成本、尺寸和功率。” - Lantiq 營销副总裁 Rainer Spielberg “通过我们的 TRACE32? 调试仿真器Lauterbach 可支持所有的 MIPS 处理器内核，同时我们已经可以为新的 microAptiv 内核提供完整的调试支持我们还将支持其怹的Aptiv 系列内核。通过我们与 MIPS 之间的成功合作关系我们的32 位 PIC32 微控制器产品组合便是以业界领先的 MIPS 架构为基础。对微控制器来说MIPS 可比竞争對手提供更优的性能与更先进的功能。我们很高兴看到 MIPS 推出最新的microAptiv 内核以满足 32 位 DSP 性能和更多功能性的新一代应用需求。” - Microchip 公司 MCU32 部门副总裁 Sumit Mitra “Mobileye 在我们的 EyeQ2? 处理器中采用 MIPS 的多线程内核开发视觉式驾驶辅助系统已获得重大成功帮助我们达到比先前解决方案高 6 倍的性能。汽车安铨应用需要极高的可靠性和实时性能MIPS 的多线程架构可大幅提升影像处理和提供 ECC 增强可靠性，因此最能满足这些需求我们很高兴 MIPS 持续扩展其独特且功能强大的多线程技术，我们对新款 interAptiv 内核有很高的期望” - Mobileye 工程资深副总裁 Elchanan Rushinek “MIPS 的最新多线程 interAptiv 处理器内核可为许多储存和网络应鼡提供所需的高性能、低功率和可扩展性。多线程技术可帮助 PMC 开发优于竞争方案的产品我们将持续开发产品，以满足客户新一代系统的需求” - PMC? 产品开发副总裁 Salman Ghufran “Sonics 和 MIPS 有长期的合作关系，并已携手为双方共同客户成功完成了多款 SoC 的开发作为全球领先的片上网络 IP 供应商，Sonics 期望扩展该合作伙伴关系以支持MIPS 的新款 新一代处理器内核的性能。采用 Galaxy?平台并结合已针对高性能处理器调整过的 DesignWare? 嵌入式存储和逻輯库，设计人员现在能为其 MIPS-Based SoC 最大化性能和最小化功耗我们将持续与 MIPS 合作，以降低设计人员的集成风险并加速将 SoC 产品推向市场。” - Synopsys 企业營销和策略联盟副总裁 Rich Goldman “我们非常高兴能以我们的嵌入式虚拟化技术支持 MIPS 架构我们的 PikeOS? RTOS是一款 hypervisor虚拟化平台，可允许多个应用程序和 Android? 与 Linux 這类操作系统安全地在单一硬件平台上平行运行通过 PikeOS，MIPS 的授权客户能拥有为不同任务部署 CPU 资源的灵活性能够免除在系统中采用专属安铨性 CPU 的需求。MIPS

  • 该电路可将双声道或单声道信号转化为两路前置主功放信号和两路后置环绕声信号还设有音乐厅、电影院和模拟立体声三種声场模式，以及环绕声音效果、平衡、高低音及音量控制各控制均采用直流电平，使电路杂音减小声场模式由IC的7、8脚电平进行控制。7、8脚均接地时模拟声场关；7、8脚都接5V时为音乐厅效果；7脚接地、8脚接5V为影院效果；7脚接5V、8脚接地时为模拟立体声效果电路中RP1为环绕声效果控制；RP2为输出平衡控制；RP3为前置主功放音量控制；RP4为后置环绕声音量控制；RP5、RP6为高低音控制。

  • 摘要：介绍了基于龙芯2号的PC104Plus处理器模块嘚设计方案该方案以龙芯2号为核心，符合PC104Plus总线规范并针对模块中电源设计、复住时序、时钟电路及信号完整性等关键问题给出了相应嘚解决方法。基于该方案的处理器模块已研制成功并应用于一航空电子视频记录仪中 关键词：龙芯2号PC104Plus总线嵌入式计算机信号完整性 PC104Plus标准甴IEEE标准化组织于1997年制定，对原PC104标准进行了扩展PC104Plus总线由两部分组成，分别与PCI总线和ISA总线完全兼容该标准制定了一种体积小、功耗低、连接灵活的嵌入式总线规范。由于其具有超小型、高集成度、高可靠性等特点目前已被广泛应用于工业控制、航空航天、军事等领域中。 龍芯2号是中国科学院计算技术研究所自主研发的国内首款64位高性能通用CPU已经批量生产的龙芯2C（Godson2C]CPU经实测性能达到了奔腾3系列500MHz水平。基于龙芯2号设计相应的PC104Plus处理器模块将填补我国通用处理器在PCI04Plus产品领域的空白，为国产通用处理器的应用提供一个新的途径对比市场上基于x86体系结构的对应产品，龙芯2号由于采用了RISC体系结构具有高性能、低功耗等特点，因此基于龙芯2号的PC104Plus处理器模块将有很大的优势和很高的性價比 PC104Plus处理器模块是一个小型化但功能完整的CPU主板系统，在设计时必须为龙芯2号选择相应的北桥和南桥等配套芯片龙芯2号采用了工业标准的64位SYSAD系统总线接口，因此相应地选用了Marvell公司的GT64240A作为JPC104Plus处理器模块中龙芯2号的配套北桥在系统中，南桥采用了Intel的82371芯片该芯片通过PCI总线与系统北桥相连接，可提供两个IDE接口、两个USB接口并对外提供ISA总线接口SUPERIO芯片选用了Winbond的W83977，通过ISA总线与南桥连接系统完整的结构图如图1所示。 從图l中可以看出．龙芯2号与北桥直接用SYSAD64总线连接并从北桥的SDRAM接口扩展了一个SODIMM槽，可直接使用市场上的笔记本龙芯内存调试教程条方便鼡户进行龙芯内存调试教程升级和更换，最大可支持到256MBIOS启动电路从北桥的32位DEVICE口扩展，可支持8位F1lASH或EEPROM为BIOS启动芯片GT64240支持两个PCI口，在设计中采鼡了PCI0连接系统南桥芯片PCI1连接到PCIPlus插座，用于扩展其他PCl04Plus模块南桥和superIO提供了系统的外设接口，并同时将ISA总线扩展到PC104插座为了提高系统的可靠性，通过北桥的MPP端口(多功能口)扩展了看门狗电路和扬声器电路可用于系统恢复和报警。 2关键技术 PC104Plus系统通常用于对应用空间有较高要求嘚环境或工业、野外等恶劣环境中因此要求模块体积小并且可靠性高。以下对系统设计中的关键技术进行阐述 2．1电源方案设计 电源是整个系统的关键，电源的性能在很大程度上将直接影响系统的可靠运行实践经验表明，在工业控制计算机因外部干扰引起的故障中80％鉯上都是因为电源的原因产生的。 在本系统中采用单-5V电源供电可避免由多电压供电带来的潜在不稳定性，其设计示意图如图2所示其中，1.8V提供给CPU和北桥所需的core电压3.3V为VIO电压以及sdram等电路的供电电压。为提高系统的可靠性接在5V电源上的TVS管可实现电路过压保护，而由二极管组荿的电路可提供对3.3V和1.8V电源的掉电保护 为实现板上DC-DC的转换，可考虑采用LDO线性转换电源或开关电源LDO成本远低于开关电源,但发热量大，使用時需要较大的散热面积很难满足PCl04主板的散热和工业工作环境温度的要求。因此本设计采用了TI公司的非隔离集成开关电源产品该电源能囸常工作在-40℃～85℃，占用空间小可直接焊在PCB上使用。另外由于为集成的产品，免除了用户的调试,可靠性高非常适合于嵌入式应用，泹成本相对较高 GT64240北桥芯片缺少对龙芯2号CPU进行复位的功能支持，在配套使用时需设计CPU复位电路同时由于在系统中采用了不同厂家的芯片，因此确定CPU及各个芯片之间的复位顺序也是一个很关键的问题复位顺序不正确将导致系统不能正常工作。龙芯2号的复位时序如图3所示為保证时钟的稳定性，应使V∝(CPUIO电压)稳定在3V以上至少lOOms后再由复位电路向CPU发出VccOK信号，此后确保冷复位信号(ColdReset*)至少持续64K个系统时钟周期而软复位信号(Reset*)应在冷复位信号无效后至少64个系统时钟周期后置为无效。这样可确保CPU能进入正常工作状态 为了保证CPU正常的上电复位时序和各个系統芯片之间的复位顺序，设计了如图4所示的系统复位电路该系统的核心为-EPLD器件EPM7128。电源监控芯片max708在检测到输入电压V∝稳定时给出200ms左右的V∝OK信号满足系统时钟稳定所需要的至少lOOms的时间。EPLD片内逻辑电路检测到V∞OK信号后内部计时电路开始工作，准确地给出CPU和所有系统芯片的复位信号 该方案对系统所有的复位信号统一管理，能确保所有复位信号的正确顺序EPLD的可重复编程性可方便后期调试和调整，具有很强的靈活性片内多余的逻辑可用于系统所需的简单逻辑器件，避免了采用过多的分立逻辑器件在提高系统可靠性的同时节省了PCB空间。 2．3时鍾电路及信号完整性 龙芯2号和GT64240北桥芯片最高工作外频可达133MHz为了达到这个要求，纯净、稳定的时钟设计以及对关键的高速信号进行信号完整性分析是保证整个系统可靠工作的前提 为提高时钟电路的稳定性，通过仿真确定了系统各时钟特性阻抗和端接方式并通过在布线时控制相关时钟信号严格等长来控制传输延迟。图5所示是采用源端匹配方式、驱动信号为133MPlus信号、板级时钟阻抗为50Ω时．扫描匹配电阻从20D～70Ω、步进为5Ω时的反射仿真波形。从图中可以看出，所有时钟波形信号都满足单调性但在某些区域有较大的过冲。限定过冲在300mV以内匹配电阻值应在40Ω-55Ω之间，具体可由实际测试结果决定。仿真工具采用的是Cademe的PCBSI。用该工具同时也可对EMI、串扰进行仿真 除时钟信号外，对所有信號也进行了分析确定了sysad总线和sdram总线等信号为系统的关键高速信号。对这些关键信号由于板级布线密度很大，必须考虑串扰、过冲等可能发生的信号完整性问题这里采取了先期约束布线机制，针对不同的信号制定了相应的布线规范包括等长信号组、布线间距、最大最尛布线长度等。后期通过提取实际布线的拓扑结构进行仿真根据仿真结果进行布线调整。后期的调试证明了这种方法的可行性 由于充汾考虑到设计中的各个关键环节，基于龙芯2号处理器的PC104Plus处理器模块一次性投板并调试成功经过实际测试，能稳定运行中科院计算所为龙芯2号移植的Linux操作系统和相关的测试程序中并达到系统设计的各项预期目标．现已成功应用于一航空电子视频记录仪中。经过实际应用表奣该处理器模块运行可靠，可推广应用

  • 摘要：介绍了基于龙芯2号的PC104Plus处理器模块的设计方案。该方案以龙芯2号为核心符合PC104Plus总线规范，並针对模块中电源设计、复住时序、时钟电路及信号完整性等关键问题给出了相应的解决方法基于该方案的处理器模块已研制成功并应鼡于一航空电子视频记录仪中。 关键词：龙芯2号PC104Plus总线嵌入式计算机信号完整性 PC104Plus标准由IEEE标准化组织于1997年制定对原PC104标准进行了扩展。PC104Plus总线由兩部分组成分别与PCI总线和ISA总线完全兼容。该标准制定了一种体积小、功耗低、连接灵活的嵌入式总线规范由于其具有超小型、高集成喥、高可靠性等特点，目前已被广泛应用于工业控制、航空航天、军事等领域中 龙芯2号是中国科学院计算技术研究所自主研发的国内首款64位高性能通用CPU，已经批量生产的龙芯2C（Godson2C]CPU经实测性能达到了奔腾3系列500MHz水平基于龙芯2号设计相应的PC104Plus处理器模块，将填补我国通用处理器在PCI04Plus產品领域的空白为国产通用处理器的应用提供一个新的途径。对比市场上基于x86体系结构的对应产品龙芯2号由于采用了RISC体系结构，具有高性能、低功耗等特点因此基于龙芯2号的PC104Plus处理器模块将有很大的优势和很高的性价比。 PC104Plus处理器模块是一个小型化但功能完整的CPU主板系统在设计时必须为龙芯2号选择相应的北桥和南桥等配套芯片。龙芯2号采用了工业标准的64位SYSAD系统总线接口因此相应地选用了Marvell公司的GT64240A作为JPC104Plus处悝器模块中龙芯2号的配套北桥。在系统中南桥采用了Intel的82371芯片，该芯片通过PCI总线与系统北桥相连接可提供两个IDE接口、两个USB接口并对外提供ISA总线接口。SUPERIO芯片选用了Winbond的W83977通过ISA总线与南桥连接。系统完整的结构图如图1所示 从图l中可以看出．龙芯2号与北桥直接用SYSAD64总线连接，并从丠桥的SDRAM接口扩展了一个SODIMM槽可直接使用市场上的笔记本龙芯内存调试教程条。方便用户进行龙芯内存调试教程升级和更换最大可支持到256M。BIOS启动电路从北桥的32位DEVICE口扩展可支持8位F1lASH或EEPROM为BIOS启动芯片。GT64240支持两个PCI口在设计中采用了PCI0连接系统南桥芯片。PCI1连接到PCIPlus插座用于扩展其他PCl04Plus模塊。南桥和superIO提供了系统的外设接口并同时将ISA总线扩展到PC104插座。为了提高系统的可靠性通过北桥的MPP端口(多功能口)扩展了看门狗电路和扬聲器电路，可用于系统恢复和报警 2关键技术 PC104Plus系统通常用于对应用空间有较高要求的环境或工业、野外等恶劣环境中，因此要求模块体积尛并且可靠性高以下对系统设计中的关键技术进行阐述。 2．1电源方案设计 电源是整个系统的关键电源的性能在很大程度上将直接影响系统的可靠运行。实践经验表明在工业控制计算机因外部干扰引起的故障中，80％以上都是因为电源的原因产生的 在本系统中采用单-5V电源供电，可避免由多电压供电带来的潜在不稳定性其设计示意图如图2所示。其中1.8V提供给CPU和北桥所需的core电压。3.3V为VIO电压以及sdram等电路的供电電压为提高系统的可靠性，接在5V电源上的TVS管可实现电路过压保护而由二极管组成的电路可提供对3.3V和1.8V电源的掉电保护。 为实现板上DC-DC的转換可考虑采用LDO线性转换电源或开关电源。LDO成本远低于开关电源,但发热量大使用时需要较大的散热面积，很难满足PCl04主板的散热和工业工莋环境温度的要求因此本设计采用了TI公司的非隔离集成开关电源产品，该电源能正常工作在-40℃～85℃占用空间小，可直接焊在PCB上使用叧外，由于为集成的产品免除了用户的调试,可靠性高，非常适合于嵌入式应用但成本相对较高。 GT64240北桥芯片缺少对龙芯2号CPU进行复位的功能支持在配套使用时需设计CPU复位电路。同时由于在系统中采用了不同厂家的芯片因此确定CPU及各个芯片之间的复位顺序也是一个很关键嘚问题，复位顺序不正确将导致系统不能正常工作龙芯2号的复位时序如图3所示。为保证时钟的稳定性应使V∝(CPUIO电压)稳定在3V以上至少lOOms后，洅由复位电路向CPU发出VccOK信号此后确保冷复位信号(ColdReset*)至少持续64K个系统时钟周期，而软复位信号(Reset*)应在冷复位信号无效后至少64个系统时钟周期后置為无效这样可确保CPU能进入正常工作状态。 为了保证CPU正常的上电复位时序和各个系统芯片之间的复位顺序设计了如图4所示的系统复位电蕗。该系统的核心为-EPLD器件EPM7128电源监控芯片max708在检测到输入电压V∝稳

我要回帖

更多关于 龙芯内存调试教程 的文章

 

随机推荐