工具类服务
编辑部专用服务
作者专用服务
同步对称双栅InGaZnO薄膜晶体管电势模型研究
研究了同步对称双栅氧化铟镓锌薄膜晶体管(InGaZnO thin film transistors,IGZO TFTs)的沟道电势,利用表面电势边界方程联合Lambert W函数推导得到了器件沟道电势的解析模型.该模型考虑了IGZO薄膜中存在深能态及带尾态等缺陷态密度,能够同时精确地描述器件在亚阈区(sub-threshold)与开启区(above threshold)的电势分布.基于所提出的双栅IGZO TFT模型,讨论了不同厚度的栅介质层和有源层时,栅-源电压对双栅IGZO TFT的表面势以及中心势的调制效应.对比分析了该模型的计算值与数值模拟值,结果表明二者具有较高的符合程度.
Abstract：
Oxide indium gallium zinc thin film transistor (IGZO TFT) is a promising candidate for mass production of next-generation flat panel display technology with high performance. This is due to many merits of IGZO TFTs, such as high mobility, excellent uniformity over large area, and low cost. In recent years, IGZO TFTs with dual gate structure have attracted enormous attention. Compared with the conventional single gate IGZO TFTs, the dual gate IGZO TFTs have many advantages including increased driving ability, reduced leakage current, and improved reliability for both negative biasing stressing and positive biasing stressing. Although the measurement results of fabricated circuit samples have proven that dual gate IGZO TFTs are beneficial for the integration of digital circuit and active matrix light emitting display with in-array or external compensation schematics, there has been no proper analytic model for dual gate IGZO TFTs to date. As the analytic model is crucial to circuit simulations, there are great difficulties in circuit designs by using dual gate IGZO TFTs. Although there are some similarities between the operating principal of the dual gate IGZO TFTs and that of the dual gate silicon-on-insulator devices, the complexity of conducting mechanism of IGZO TFTs is increased due to the existence of sub-gap density of states (DOS) in the IGZO thin film. In this paper, an analytical channel potential model for IGZO TFT with synchronized symmetric dual gate structure is proposed. Gaussian method and Lambert function are used for solving the Poisson equation. The DOS of IGZO thin film is included in the proposed model. Analytical expressions for the surface potential (φS) and central potential (φ0) of the IGZO film are derived in detail. And the proposed channel potential model is valid for both sub-threshold and above-threshold region of IGZO TFTs. The influences of geometry of dual-gate IGZO TFT, including thickness values of gate oxide layer and IGZO layer, on the device performance are thoroughly discussed. It is found that in the case of small gate-to-source voltage (VGS), as the conducting of IGZO layer is weak, both φS and φ0 increase linearly with the increase of VGS due to the increase of voltage division between the oxide and IGZO layer. However, the increase ofφS andφ0 starts to saturate once VGS is larger than threshold voltage due to the shielding of electrical field by the induced electron layer of IGZO surface. With the evolution of VGS, the calculated results ofφS andφ0 by using the proposed dual gate IGZO TFT model are in good agreement with the numerical results by technology computer aided design simulation method. Therefore, the proposed model is promising for new IGZO TFT electronics design automation tool development.
Huang Sheng-Xiang
Liao Cong-Wei
Yu Tian-Bao
Deng Lian-Wen
作者单位：
中南大学物理与电子学院,长沙,410083
ISTICEISCIPKU
年，卷(期)：
Keywords：
在线出版日期：
基金项目：
湖南省科技计划(批准号: )资助的课题.Project supported by the National Natural Science Foundation of China
本文读者也读过
相关检索词
万方数据知识服务平台--国家科技支撑计划资助项目（编号：2006BAH03B01）(C)北京万方数据股份有限公司
万方数据电子出版社OLED ARRAY SUBSTRATE, MANUFACTURING METHOD THEREFOR, AND DISPLAY
WIPO Patent Application WO/
An OLED array substrate, a manufacturing method therefor and a display, which relate to the technical field of display, and can reduce the electric resistivity of an electrode, and avoid increase of patterning processes. The OLED array substrate comprises an effective pixel display region (01) and a peripheral wiring region (02). The effective pixel display region (01) comprises a thin-film transistor (20) disposed on a base substrate (10), and comprises a first electrode (30), an organic material function layer (40) and a transparent second electrode (50) that are sequentially disposed on the side of the thin-film transistor (20) away from the base substrate (10). The array substrate also comprises multiple conductors (60) disposed between the base substrate (10) and the first electrode (30). In the peripheral wiring region (02), the multiple conductors (60) are connected to the second electrode (50).
Inventors:
ZHANG, Yuting (No.9, Dize Road BDA, Beijing 6, 100176, CN)
WU, Chunwei (No.9, Dize Road BDA, Beijing 6, 100176, CN)
Application Number:
Publication Date:
09/17/2015
Filing Date:
07/14/2014
Export Citation:
BOE TECHNOLOGY GROUP CO., LTD. (No.10, Jiuxianqiao Road Chaoyang District, Beijing 5, 100015, CN)
HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD. (Xinzhan Industrial Park, Hefei, Anhui 2, 230012, CN)
International Classes:
H01L27/32; H01L51/52; H01L51/56
View Patent Images:
&&&&&&PDF help
Foreign References:
CN1825614ACNUCN1885563A
Attorney, Agent or Firm:
CHINA PATENT AGENT (H.K.) LTD. (22/F, Great Eagle Centre23 Harbour Road, Wanchai, Hong Kong, Kong, CN)
权 利 要 求
1、 一种 OLED阵列基板， 包括有效像素显示区和外围布线区， 其中所述有效像素显示区包括设置在衬底基板上的薄膜晶体管、依次 设置在所述薄膜晶体管远离所述衬底基板一侧的第一电极、有机材料 功能层以及透明的第二电极；
所述阵列基板还包括：设置在所述衬底基板和所述第一电极之间 的多个导体；
其中， 在所述外围布线区， 所述多个导体与所述第二电极连接。 2、 根据权利要求 1 所述的阵列基板， 其中所述多个导体为位于 同一层的多根金属线。
3、 根据权利要求 1 所述的阵列基板， 其中所述多根金属线均位 于所述有效像素显示区和所述外围布线区。
4、 根据权利要求 2所述的阵列基板， 其中所述薄膜晶体管包括 第一栅极， 且相对所述薄膜晶体管的源极和漏极， 所述第一栅极靠近 所述第一电极设置；
所述第一栅极与所述多根金属线同层设置且相互绝缘。
5、 根据权利要求 4所述的阵列基板， 其中所述阵列基板还包括 设置在所述第一栅极与所述第一电极之间的有机绝缘层。
6、 根据权利要求 4所述的阵列基板， 其中所述薄膜晶体管还包 括与所述第一栅极垂直对应的第二栅极， 且相对所述源极和所述漏 极， 所述第二栅极靠近所述衬底基板设置。
7、 根据权利要求 6所述的阵列基板， 其中所述薄膜晶体管还包 括设置在所述第一栅极和所述第二栅极之间的金属氧化物半导体有 源层。
8、 根据权利要求 7所述的阵列基板， 其中所述金属氧化物半导 体有源层包括第一金属氧化物半导体有源层和第二金属氧化物半导 体有源层；
其中， 所述第一金属氧化物半导体有源层靠近所述第一栅极设 置， 所述第二金属氧化物半导体有源层靠近所述第二栅极设置， 且所 述第一金属氧化物半导体有源层和所述第二金属氧化物半导体有源 层通过源极和漏极之间的间隙接触。 9、 根据权利要求 1至 8任一项所述的阵列基板， 其中所述第一 电极与所述薄膜晶体管的漏极电连接。
10、 根据权利要求 9所述的阵列基板， 其中所述第一电极至少包 括金属导电层。
11、一种 OLED显示器，包括权利要求 1至 10任一项所述的 OLED 阵列基板， 以及封装层。
12、 一种 OLED阵列基板的制备方法， 包括： 在衬底基板的有效 像素显示区形成薄膜晶体管；在形成有所述薄膜晶体管的基板上依次 形成第一电极、 有机材料功能层以及透明的第二电极；
所述方法还包括：在所述衬底基板和所述第一电极之间形成多个 导体；
其中， 在所述外围布线区， 所述多个导体与所述第二电极连接。 13、 根据权利要求 12所述的方法， 其中所述多个导体为位于同 一层的多根金属线。
14、 根据权利要求 12所述的方法， 其中所述多根金属线均位于 所述有效像素显示区和所述外围布线区。
15、 根据权利要求 13所述的方法， 其中所述薄膜晶体管包括第 一栅极， 且相对所述薄膜晶体管的源极和漏极， 所述第一栅极靠近所 述第一电极；
形成位于同一层的多根金属线包括：
在形成所述第一栅极的同时形成所述多根金属线，所述第一栅极 与所述多根金属线相互绝缘。
16、 根据权利要求 15所述的方法， 其中在形成所述第一栅极、 与所述第一栅极同层的所述多根金属线之后， 形成所述第一电极之 前， 所述方法还包括形成有机绝缘层。
17、 根据权利要求 15所述的方法， 其中所述薄膜晶体管还包括 与所述第一栅极垂直对应的第二栅极， 且相对所述源极和所述漏极， 所述第二栅极靠近所述衬底基板。
18、 根据权利要求 12至 17任一项所述的方法， 其中在衬底基板 的有效像素显示区形成薄膜晶体管包括：
在所述衬底基板上依次形成第二栅极、 第二绝缘层、 第二金属氧 化物半导体有源层、 源极和漏极、 第一金属氧化物半导体有源层、 第 一绝缘层以及第一栅极； 其中， 所述第一金属氧化物半导体有源层通 过所述源极和所述漏极之间的间隙与所述第二金属氧化物半导体有 源层接触。
Description:
一种 OLED阵列基板及其制备方法、 显示器 技术领域
本发明涉及显示技术领域， 尤其涉及一种 OLED 阵列基板及其 制备方法、 显示器。
有机发光二极管（Organic Light Emitting Diode, 简称 OLED)是一 种有机薄膜电致发光器件， 其具有制备工艺简单、 成本低、 发光效率 高、 易形成柔性结构、 视角宽等优点； 因此， 利用有机发光二极管的 显示技术已成为一种重要的显示技术。
目前， OLED显示装置根据发光方向的不同，可以分为顶发射型、 底发射型、 双面发射型。 然而不管是哪种类型， 通常情况下需保证阴 极和阳极中的其中一个电极采用透明材料，这样光才能从透明材料的 电极一侧射出。
例如对于顶发射型 OLED 的阵列基板， 其阴极采用高电阻率的 铟锡氧化物（ Indium Tin Oxide,简称 ITO )材料，即该顶发射型 OLED 的阵列基板包括金属材料的阳极、 ITO材料的阴极、 位于阳极和阴极 之间的有机材料功能层等结构， 其中， 有机材料功能层发出的光自透 明的阴极一侧射出。
其中， 由于透明的 ITO材料电阻率较高， 容易使阴极电压下降， 从而影响 OLED显示装置的性能。
现有技术中， 通过在 OLED 显示装置的封装基板上形成图案化 的金属层， 并形成与金属层接触的 ITO层， 然后与 OLED阵列基板 的 ITO材料的阴极接触， 来改善阴极的电阻率， 然而该方法制备工艺 较为复杂， 会导致生产成本的增加， 以及产能的降低。
本发明的实施例提供一种 OLED 阵列基板及其制备方法、 显示 器， 可降低电极的电阻率， 并简化工艺过程。
为达到上述目的， 本发明的实施例采用如下技术方案：
一方面， 本发明实施例提供了一种 OLED 阵列基板， 包括有效 像素显示区和外围布线区；有效像素显示区包括设置在衬底基板上的 薄膜晶体管（TFT, Thin Film Transistor )、 依次设置在薄膜晶体管远 离衬底基板一侧的第一电极、 有机材料功能层以及透明的第二电极。 阵列基板还包括： 设置在衬底基板和第一电极之间的多个导体。 在外 围布线区， 多个导体与第二电极连接
优选地， 多个导体包括多根金属线。 更优选地， 多根金属线位于 同一层。更优选地，多根金属线均位于有效像素显示区和外围布线区。
优选地， 薄膜晶体管包括第一栅极， 且相对薄膜晶体管的源极和 漏极， 第一栅极靠近第一电极设置； 第一栅极与多根金属线同层设置 且相互绝缘。
进一步优选地，阵列基板还包括设置在第一栅极与第一电极之间 的有机绝缘层。
优选地， 薄膜晶体管还包括与第一栅极垂直对应的第二栅极， 且 相对源极和漏极， 第二栅极靠近衬底基板设置。
进一步的，薄膜晶体管还包括设置在第一栅极和第二栅极之间的 金属氧化物半导体有源层。
进一步优选地，金属氧化物半导体有源层包括第一金属氧化物半 导体有源层和第二金属氧化物半导体有源层；
其中， 第一金属氧化物半导体有源层靠近第一栅极设置， 第二金 属氧化物半导体有源层靠近第二栅极设置，且第一金属氧化物半导体 有源层和第二金属氧化物半导体有源层通过源极和漏极之间的间隙 接触。
基于上述， 优选地， 第一电极与薄膜晶体管的漏极电连接。
进一步的， 第一电极至少包括金属导电层。
另一方面， 本发明实施例提供了一种 OLED 显示器， 包括上述 的 OLED阵列基板 , 以及封装层。
再一方面， 本发明实施例提供了一种 OLED 阵列基板的制备方 法， 包括： 在衬底基板的有效像素显示区形成薄膜晶体管； 在形成有 薄膜晶体管的基板上依次形成第一电极、有机材料功能层以及透明的 第二电极。该方法还包括：在衬底基板和第一电极之间形成多个导体。 在外围布线区， 多个导体与第二电极连接。
优选地， 多个导体为多根金属线。 更优选地， 多根金属线位于同 一层。 更优选地， 多根金属线均位于有效像素显示区和外围布线区。
优选地， 薄膜晶体管包括第一栅极， 且相对薄膜晶体管的源极和 漏极， 第一栅极靠近第一电极。
形成位于同一层的多根金属线包括：在形成第一栅极的同时形成 多根金属线， 第一栅极与多根金属线相互绝缘。
进一步优选地， 在形成第一栅极、 与第一栅极同层的多根金属线 之后， 形成第一电极之前， 该方法还包括形成有机绝缘层。
优选地， 薄膜晶体管还包括与第一栅极垂直对应的第二栅极， 且 相对源极和漏极， 第二栅极靠近衬底基板。
基于上述描述， 优选地， 在衬底基板的有效像素显示区形成薄膜 晶体管包括：
在衬底基板上依次形成第二栅极、 第二绝缘层、 第二金属氧化物 半导体有源层、 源极和漏极、 第一金属氧化物半导体有源层、 第一绝 缘层以及第一栅极； 其中， 第一金属氧化物半导体有源层通过源极和 漏极之间的间隙与第二金属氧化物半导体有源层接触。
本发明实施例提供了一种 OLED 阵列基板及其制备方法、 显示 器， 该 OLED阵列基板包括有效像素显示区和外围布线区； 有效像素 显示区包括设置在衬底基板上的薄膜晶体管、依次设置在薄膜晶体管 远离衬底基板一侧的第一电极、 有机材料功能层以及透明的第二电 极； 阵列基板还包括： 设置在衬底基板和第一电极之间且位于同一层 的多根金属线； 其中， 多根金属线均位于有效像素显示区和外围布线 区，且在外围布线区， 多根金属线与第二电极连接。通过设置金属线， 可以同时将并联的金属线和第二电极作为该阵列基板的一个电极，从 而可以减小该电极的电阻率。 在此基础上， 由于只需形成位于同层的 多根金属线， 其金属线只在外围布线区与第二电极连接， 相比现有技 术， 其工艺过程相对更为简单。
附图说明 将对实施例或现有技术描述中 需要 用的附图作简单地介绍 ,显而 易见地， 下面描述中的附图仅仅是本发明的一些实施例。
图 1 为本发明实施例提供的一种 OLED阵列基板的结构示意图 图 2为本发明实施例提供的一种 OLED阵列基板的结构示意图 图 3 为本发明实施例提供的一种 OLED阵列基板中金属线和第 一栅极同层的结构示意图；
图 4为本发明实施例提供的一种包括有机绝缘层的 OLED阵列 基板的结构示意图；
图 5 为本发明实施例提供的一种包括粘附层和有机绝缘层的 OLED阵列基板的结构示意图；
图 6为本发明实施例提供的一种 OLED阵列基板中的薄膜晶体 管为 栅型的结构示意图；
图 7为本发明实施例提供的一种 OLED阵列基板中的薄膜晶体 管包括两层金属氧化物半导体有源层的结构示意图；
图 8为本发明实施例提供的一种 OLED显示器的结构示意图； 图 9为本发明实施例提供的一种制备 OLED阵列基板的方法的 流程图。
附图标记：
01-有效像素显示区； 02-外围布线区； 10-衬底基板； 20-薄膜晶 体管； 201-第一栅极； 202-第一绝缘层； 203-半导体有源层； 203a-第 一金属氧化物半导体有源层； 203b-第二金属氧化物半导体有源层； 204-源极； 205-漏极； 206-第二绝缘层； 207-第二栅极； 30-第一电极； 40-有机材料功能层； 50-第二电极； 60-金属线； 70-有机绝缘层； 80- 粘附层； 90-封装层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方 案进行清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部 分实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普 通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
本发明实施例提供了一种 OLED阵列基板， 如图 1和图 2所示， 该阵列基板包括有效像素显示区 01和外围布线区 02; 有效像素显示 区 01 包括： 设置在衬底基板 10上的薄膜晶体管 20、 依次设置在薄 膜晶体管 20远离衬底基板 10一侧的第一电极 30、 有机材料功能层 40以及透明的第二电极 50。 阵列基板还包括： 设置在衬底基板 10和 第一电极 30之间的多个导体 60。 在外围布线区 02 , 多个导体 60与 第二电极 50连接。
优选地， 多个导体 60包括多根金属线 60。 更优选地， 多根金属 线 60位于同一层。 更优选地， 多根金属线 60均位于有效像素显示区 01和外围布线区 02。
薄膜晶体管 20至少包括第一栅极 201、 第一绝缘层 202、 半导体 有源层 203、 源极 204和漏极 205。
需要说明的是， 第一， 本发明实施例中， 第一电极 30可以为阴 极，在此情况下，第二电极 50与其电连接的金属线 60共同构成阳极； 当然， 第一电极 30也可以为阳极， 在此情况下， 第二电极 50与其电 连接的金属线 60共同构成阴极。
第二， 本领域技术人员应该明白， 第一电极 30和第二电极 50中 的其中一个电极应该与薄膜晶体管 20的漏极 205电连接， 具体根据 实际情况进行设置， 在此不做限定。
第三、 不对第一电极 30的材料进行限定， 其可以采用透明材料， 也可以采用不透明材料。
其中， 相对衬底基板 10 , 当第一电极 30采用不透明材料， 第二 电极 50采用透明材料时， OLED阵列基板为顶发射型 OLED阵列基 板； 当第一电极 30 采用透明材料， 第二电极 50 采用透明材料时， OLED阵列基板为 面发光型 OLED阵列基板。
第四， 不对金属线 60的条数进行限定； 多才艮金属线 60可以相互 平行设置。
此外， 多根金属线 60可以是电连接也可以是不电连接的， 在此 不做限定。
第五， 不对薄膜晶体管 20的类型进行限定， 其可以是底栅型， 也可以是顶栅型， 也可以双栅型。
第六， 对于有机材料功能层 40 , 其可以至少包括电子传输层、 发光层和空穴传输层， 为了能够提高电子和空穴注入发光层的效率， 优选地，有机材料功能层 40还可以包括设置在第二电极 50与电子传 输层之间的电子注入层， 以及在第一电极 30与空穴传输层之间的空 穴注入层。
第七，本发明所有实施例的附图均示意性的绘示出与发明点有关 的图案层， 对于与发明点无关的图案层不进行绘示或仅绘示出部分。 本发明实施例提供了一种 OLED阵列基板，包括有效像素显示区 01和外围布线区 02; 有效像素显示区 01 包括设置在衬底基板 10上 的薄膜晶体管 20、 依次设置在薄膜晶体管远离衬底基板一侧的第一 电极 30、 有机材料功能层 40以及透明的第二电极 50; 阵列基板还包 括：设置在衬底基板 10和第一电极 30之间且位于同一层的多根金属 线 60; 其中， 多根金属线 60均位于有效像素显示区 01和外围布线 区 02 , 且在外围布线区 02 , 多才艮金属线 60与第二电极 50连接。 通 过设置金属线 60 , 可以同时将并联的金属线 60和第二电极 50作为 该阵列基板的一个电极，从而可以减小该电极的电阻率。在此基础上， 由于只需形成位于同层的多根金属线 60 , 其金属线 60只在外围布线 区 02与第二电极 50连接，相比现有技术，其工艺过程相对更为简单。
可选的， 参考图 1所示， 考虑到 OLED中有机材料功能层 40材 料的特殊性， 目前与漏极 205电连接的电极很难跨越有机材料功能层 40与漏极 205电连接， 因此， 本发明实施例中， 优选为第一电极 30 与薄膜晶体管的漏极 205电连接。
其中， 若第一电极 30为阳极， 则由第二电极 50和金属线构成的 阴极的电压为恒定； 若第一电极 30为阴极， 则由第二电极 50和金属 线构成的阳极的电压为恒定。
进一步的， 可以将第一电极 30设置为包括金属导电层的结构， 例如第一电极 30 包括铝钕 ( AlNd ) 导电层、 钼铌 （MoNb ) 导电层 两层结构。 这样， 从有机材料功能层 40发出的光便可以直接从第二 电极 50—侧出射（顶发射型） , 而无需考虑金属线 60的厚度是否对 出射光产生影响， 因此， 本发明实施例优选阵列基板为顶发射型 OLED阵列基板。
当然， 第一电极 30也可以是包括铟锡氧化物（ITO )层、银（Ag ) 导电层、 铟锡氧化物 （ITO ) 层三层结构。
基于上述描述， 优选地， 如图 3所示， 相对薄膜晶体管 20的源 极 204和漏极 205 , 薄膜晶体管 20的第一栅极 201靠近第一电极 30 设置； 第一栅极 201与多根金属线 60同层设置且相互绝缘。
这样， 由于第一栅极 201和金属线 60同层设置， 可以采用同一 次构图工艺形成， 避免了构图工艺的增加。
进一步优选地， 如图 4 所示， 阵列基板还包括设置在第一栅极 201和金属线 60与第一电极 30之间的有机绝缘层 70。
由于有机绝缘层 70可以 #丈的相对较厚， 因此， 可以通过合理设 置有机绝缘层 70的厚度， 以尽量小的避免第一栅极 201的扫描信号 对第一电极 30电压的影响。
进一步的， 考虑到有机绝缘层 70与下方的金属材料的第一栅极 201和金属线 60的结合强度不是很理想， 因此， 如图 5所示， 本发 明实施例中在有机绝缘层 70与第一栅极 201和金属线 60之间还设置 有粘附层 80, 粘附层 80用于增强有机绝缘层 70和金属材料的第一 栅极 201和金属线 60的结合强度。
可选的，如图 6所示，薄膜晶体管 20还可以包括与第一栅极 201 垂直对应的第二栅极 207,且相对源极 204和漏极 205 ,第二栅极 207 靠近衬底基板 10设置。
此处， 通过采用双栅 TFT, 可以提高 TFT的开态电流、 降低 TFT 的关态电流、 增加 TFT的阈值电压稳定性。
进一步的， 考虑到金属氧化物半导体具有电子迁移率高、 均一性 好等特点， 优选地， 将设置在第一栅极 201和第二栅极 207之间的半 导体有源层设为金属氧化物半导体有源层。
其中， 金属氧化物半导体有源层的材料可以为： 氧化锌（ZnO )、 铟镓锌氧化物（ IGZO )、铟锌氧化物（ InZnO )、锌锡氧化物（ ZnSnO ) 等。
当金属氧化物半导体有源层设置在源极 204和漏极 205下方时， 为了避免刻蚀形成源漏电极时对金属氧化物半导体有源层的过刻蚀 ( over-etching ) ,可在金属氧化物半导体有源层上方形成刻蚀阻挡层。
此外， 本发明实施例中， 还可以通过形成另外一层金属氧化物半 导体有源层来解决刻蚀形成源漏电极时对位于其下方的金属氧化物 半导体有源层的过刻蚀的问题。 即： 如图 7所示， 形成两层金属氧化 物半导体有源层， 其中， 第一金属氧化物半导体有源层 203a靠近第 一栅极 201设置， 第二金属氧化物半导体有源层 203b靠近第二栅极 207设置， 且第一金属氧化物半导体有源层 203a和第二金属氧化物 半导体有源层 203b通过源极 204和漏极 205之间的间隙接触。
这样，即使在形成源极 204和漏极 205时对下方的第一金属氧化 物半导体有源层 203a造成过刻蚀， 由于还形成位于源极 204和漏极 205上方的第二金属氧化物半导体有源层 203b ,只要能使第二金属氧 化物半导体有源层 203b和第一金属氧化物半导体有源层 203a接触， 便不会对薄膜晶体管的性能产生影响。
当然， 对于薄膜晶体管 20 , 在第一栅极 201 和第一金属氧化物 半导体有源层 203a之间还可以设置有第一绝缘层 202 , 在第二栅极 207和第二金属氧化物半导体有源层 203b之间还可以设置有第二绝 缘层 206。
本发明实施例还提供了一种 OLED显示器， 如图 8所示， 该显 示器件包括上述的 OLED阵列基板和封装层 90。
其中， 封装层 90可以是封装薄膜， 也可以是封装基板。
该 OLED显示器可以为： OLED电视、 OLED显示器、数码相框、 手机、 平板电脑等具有任何显示功能的产品或部件。
本发明实施例还提供了一种 OLED 阵列基板的制备方法， 参考 图 1和图 2所示， 该方法包括： 在衬底基板 10的有效像素显示区 01 形成薄膜晶体管 20; 在形成有薄膜晶体管 20的基板上依次形成第一 电极 30、有机材料功能层 40以及透明的第二电极 50。该方法还包括： 在衬底基板 10和第一电极 30之间形成多个导体 60。 在外围布线区 02 , 多根金属线 60与第二电极 60连接。
优选地， 多个导体 60为多根金属线 60。 更优选地， 多根金属线 60位于同一层。 更优选地， 多才艮金属线 60均位于有效像素显示区 01 和外围布线区 02。
对于薄膜晶体管 20 ,其至少包括第一栅极 201、第一绝缘层 202、 半导体有源层 203、 源极 204和漏极 205。
需要说明的是， 第一， 本领域技术人员应该明白， 第一电极 30 和第二电极 50中的其中一个电极应该与薄膜晶体管 20的漏极 205电 连接， 具体根据实际情况进行设置， 在此不做限定。
第二， 不对薄膜晶体管 20的类型进行限定， 其可以是底栅型， 也可以是顶栅型， 也可以双栅型。
第三， 多根金属线 60可以是电连接也可以是不电连接的， 在此 不#丈限定。
此外， 不对金属线 60的形成位置进行限定， 只要能在外围布线 区 02使金属线 60与第二电极 60连接， 且工艺相对简单即可。 本发明实施例提供了一种 OLED 阵列基板的制备方法， 包括： 在衬底基板 10的有效像素显示区 01形成薄膜晶体管 20; 在形成有 薄膜晶体管 20 的基板上依次形成第一电极 30、 有机材料功能层 40 以及透明的第二电极 50。 该方法还包括： 在衬底基板 10和第一电极 30之间形成位于同一层的多根金属线 60。 其中， 多根金属线 60均位 于有效像素显示区 01和外围布线区 02 , 且在外围布线区 02 , 多根金 属线 60与第二电极 60连接。通过在衬底基板 10和第一电极 30之间 形成金属线 60 , 可以同时将并联的金属线 60和第二电极 50作为该 阵列基板的一个电极， 从而可以减小该电极的电阻率。 在此基础上， 由于只需形成位于同层的多根金属线 60 , 其金属线 60只在外围布线 区 02与第二电极 50连接，相比现有技术，其工艺过程相对更为简单。
可选的， 参考 1所示， 考虑到 OLED中有机材料功能层 40材料 的特殊性， 目前与漏极 205 电连接的电极 ^艮难跨越有机材料功能层 40与漏极 205电连接， 因此， 本发明实施例中， 优选为第一电极 30 与薄膜晶体管的漏极 205电连接。
基于上述描述， 优选地， 参考图 3所示， 相对薄膜晶体管的源极 204和漏极 205 , 薄膜晶体管 20的第一栅极 201靠近第一电极 30; 在此基础上， 形成位于同一层的多根金属线 60 , 具体包括：
在形成第一栅极 201 的同时形成多根金属线 60 , 第一栅极 201 与多才艮金属线 60相互绝缘。
这样， 由于第一栅极 201和金属线 60可以采用同一次构图工艺 形成， 避免了构图工艺的增加。
进一步优选地， 参考图 4所示， 在形成第一栅极 201、 与第一栅 极 201 同层的多根金属线 60之后， 形成第一电极 30之前， 该方法还 包括形成有机绝缘层 70。
由于有机绝缘层 70可以 #丈的相对较厚， 因此， 可以通过合理设 置有机绝缘层 70的厚度， 以尽量小的避免第一栅极 201的扫描信号 对第一电极 30电压的影响。
进一步的， 考虑到有机绝缘层 70与下方的金属材料的第一栅极 201和金属线 60的结合强度不是很理想， 因此， 参考图 5所示， 本 发明实施例中， 该方法还包括在有机绝缘层 70与第一栅极 201和金 属线 60之间形成粘附层 80 , 粘附层 80用于增强有机绝缘层 70和金 属材料的第一栅极 201和金属线 60的结合强度。
优选地， 参考图 6所示， 薄膜晶体管 20还可以包括与第一栅极 201垂直对应的第二栅极 207 , 且相对源极 204和漏极 205 , 第二栅 极 207靠近衬底基板 10。
此处， 通过采用双栅 TFT , 可以提高 TFT的开态电流、 降低 TFT 的关态电流、 增加 TFT的阈值电压稳定性。
基于上述描述， 考虑到金属氧化物半导体具有电子迁移率高、 均 一性好等特点，且当金属氧化物半导体有源层设置在源极 204和漏极 205下方时， 为了避免刻蚀形成源漏电极时对金属氧化物半导体有源 层的过刻蚀，本发明实施例通过形成两层金属氧化物半导体有源层来 解决刻蚀形成源漏电极时对位于其下方的金属氧化物半导体有源层 的过刻蚀的问题。
即， 参考图 ?所示， 在衬底基板 10上形成薄膜晶体管 20 , 包括： 在衬底基板 10上依次形成第二栅极 207、 第二绝缘层 206、 第二 金属氧化物半导体有源层 203b、 源极 204和漏极 205、 第一金属氧化 物半导体有源层 203a、 第一绝缘层 202以及第一栅极 201 ; 其中， 第 一金属氧化物半导体有源层 203a通过源极 204和漏极 205之间的间 隙与第二金属氧化物半导体有源层 203b接触。
下面提供一具体的实施例来详细的说明图 7所示的 OLED阵列 基板的制备方法， 如图 9所示， 该方法包括如下步骤：
S101、在衬底基板 10上依次形成第二栅极 207、第二绝缘层 206、 第二金属氧化物半导体有源层 203b、 源极 204和漏极 205、 第一金属 氧化物半导体有源层 203a 以及第一绝缘层 202; 其中， 第一金属氧 化物半导体有源层 203a通过源极 204和漏极 205之间的间隙与第二 金属氧化物半导体有源层 203b接触。
第二栅极 207、 第二金属氧化物半导体有源层 203b、 源极 204和 漏极 205以及第一金属氧化物半导体有源层 203a均位于有效像素显 示区 01 , 第一绝缘层 202和第二绝缘层 206即位于有效像素显示区 01也位于外围布线区 02。
S102、在完成 S 101的基板上， 形成位于有效像素显示区 01的第 一栅极 201 , 并同时形成多才艮相互平行的金属线 60; 其中， 金属线 60与第一栅极 201相互绝缘；任一根金属线 60从有效像素显示区 01 延伸到外围布线区 02。
5103、 在完成 S 102的基板上， 依次形成位于有效像素显示区 01 和外围布线区 02的粘附层 80和有机绝缘层 70。
5104、 在完成 S 103的基板上， 依次形成位于有效像素显示区 01 的第一电极 30和有机材料功能层 40; 其中， 第一电极 30通过位于 有机绝缘层 70、 粘附层 80和第一绝缘层 202的过孔与漏极 205电连 接。
5105、在完成 S 104的基板上， 形成位于有效像素显示区 01和外 围布线区 02的第二电极 50; 其中， 位于外围布线区 02的第二电极 50通过有机绝缘层 70和粘附层 80上的位于外围布线区 02的过孔与 每根金属线 60电连接。
这样， 第二电极 50和金属线 60作为阴极， 并通过在外围布线区 02将第二电极 50和金属线 60电连接， 可以实现有效像素显示区 01 内， 第二电极 50和金属线 60的连接， 从而可以降低电极的电阻率。 在此基础上， 由于第二栅极 207和金属线 60同层设置， 可以采用同 一次构图工艺形成， 避免了构图工艺的增加。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并 围内， 可轻易想到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护范围应以所述权利要求的保护范围为准。
& 2004-. All rights reserved.