为什么FPGA不能自动配置FPGA了

来源：蜘蛛抓取(WebSpider) 时间：2017-11-28 10:12 标签： 自动配置FPGA
捷配欢迎您!
微信扫一扫关注我们
当前位置：&>>&&>>&&>>&FPGA器件配置电平和接口标准
　　的所有FPGA器件都基于的内部结构，因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部的SRAM中，这个过程称为“配置”。(Configuration)。配置完成之后，FPGA复位其寄存器，使能各个输刀输出引脚，器件即可实现设计者要求的逻辑功能。
　　1．配置电平和标准
　　Vtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。
　　(1)VCCAUX辅助：在Virtex-4、Virtex-5、Spartan-3及Spartan-3E器件中，Vccaux为2.5 V；在Spartan-3A及Spartan-3A中，Vccaux可以是2.5 V或是3.3 V；在Spartan-3AN中，Vccaux是3.3 Y。
　　(2)专用控制信号HSWAP EN脚：当HSWAP EN为低时，在配置期间所有用户输入／输出(I/0)脚将被上拉(Pull-Up)。默认值为高(内部上拉)，即配置期间关闭用户I/O脚的内部上拉功能。
　　(3)配置时钟(CCLK)引脚：CCLK引脚根据配置模式的不同，既可以是输入，也可以是输出。
　　(4)配置完成状态输出(DONE)：当DONE为高时，表示成功完成配置；否则为配置失败。DONE引脚通常需要外部上拉，上拉电阻的大小与所需的驱动电流有关，一股情况下为330Ω。
　　(5)允许配置或配置复位(PROG_B)信号：低电平有效，即当将该引脚拉低后，将复位内部的配置寄存器；当恢复高电平时，开始配置，直到DONE为高结束配置。
　　(6)模式控制引脚MO、M1及M2：决定FPGA的配置模式。
　　(7)边界扫描模式信号引脚：包括数据输入脚(TDI)、数据输出(TDO)、状态和控制(TMS)，以及JTAG方式配置时钟(TCK)。
　　这些专用配置和边界扫描引脚在Virtex-4和Vitex-5的器件中由VCC00供电，在Spartan-3中用VCCAUX辅助为这些信号脚提供电源，所以这些配置引脚的上拉应该对应拉到对应的VCCO0和VCCAUX。这些专用配置引脚只能用于器件的配置，不能用于其他目的。
　　Spartan-3器件的配置还有一些需要注意的地方，专用引脚的处理与上述的相同，但最大允许电流为10 mA。而对于多功能(复用)的配置引脚，如INIT B、DOUT、BUSY、RDWR B、CS-B及DIN／DO～D7使用时需要特别注意，这些引脚根据所处的物理位置分别采用Bank4(VCCO-4)和Bank5(VCCO_5)的电源；当使用串行模式配置时，其配置的信号引脚仅依靠Bank4(VCCO_4)的电源；当使用并行和回读(Readback)模式时，需要Bank4(VCCO_4)和Bank5(VCCO_5)的电源。因为通常我们的配置接口会是3.3 V，因此如果使用Spartan-3，Spartan-3E的器件的话，为了使这些信号能够适应3.3 V电平的配置环境，需要增加几个外部限流电阻，最大为330Ω。为了达到这个目的，需要对专用配置引脚增加限流电阻，如图所示。
　　图 增加限流电阻参考电路
　　图中的R为限流电阻，VR为限流电阻上的压降，IR．为流过限流电阻的电流，VPAD为输入引脚的电压，VIN为输入信号电压，VD为器件内部钳位的饱和电压。
　　限流电阻的计算和如下。
　　VPAD的最高输入电压为3.75V，并且钳位二极管的最大电流为10 mA。
　　要求：VIN=而VCCAUX=2.5V，此时钳位二极管导通。
　　输入引脚的电压为：VPAD＝VCCAUX＋VD＝2.5V＋0.5V＝
　　限流电阻为：R＝(VD－VPAD)／IR＝(3.3V－2.5V－0.5V)／10mA＝30Ω
　　由上面的计算得出，如果需要将Spartna-3器件的Bank4(VCCO_4)和Bank5(VCCO_5)的电源接3.3 V的话，需要在所有3.3 V驱动的专用配置引脚串联最小30Ω的电阻。　　&&来源:
技术资料出处:ZHL137
该文章仅供学习参考使用，版权归作者所有。
因本网站内容较多，未能及时联系上的作者，请按本网站显示的方式与我们联系。
【】【】【】【】
上一篇：下一篇：
本文已有(0)篇评论
发表技术资料评论，请使用文明用语
字符数不能超过255
暂且没有评论!
12345678910
12345678910
12345678910
概述在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中Implement之后，在Processà Process properTIes àConfiguration Opti...[][][][][][][][][][]
IC热门型号
IC现货型号
推荐电子百科FPGA芯片无法配置了。。。_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
FPGA芯片无法配置了。。。
、？没财富值了，后来不小心在开发板带电时把JTAG插槽的TMS和VCC给短接了 是因为这个的问题吗；上午时还可以配置的配置时显示No Device Detected；No JTAG Chain Detected
我有更好的答案
很可能的。如果JTAG链检测不到，很可能是TMS脚或者数据进出管脚烧坏了。只能换芯片了。
采纳率：64%
换个片子试试吧~估计够呛了
啊哦...那肯定是你买电脑的时候没有看清楚那个显卡配置，导致在安装的时候可能驱动不太符合，可以去专卖店咨询一下
为您推荐：
其他类似问题
您可能关注的内容
fpga的相关知识
换一换
回答问题，赢新手礼包捷配欢迎您!
微信扫一扫关注我们
当前位置：&>>&&>>&&>>&FPGA芯片配置方式及常见配置方法
&& 广义的来说，的配置包括直接使用下载对FPGA器件进行编程、对外部E和进行编程、使用MPU对FPGA器件进行编程、外部EEPROM和FLASH对器件进行编程等。
　　FPGA器件配置方式分三大类：主动配置、被动配置和JTAG配置。
　　主动配置：由FPGA器件引导配置操作过程。
　　被动配置：由计算机或控制器控制配置过程。上电后，控制器件或主控器把存储在外部中的数据送入FPGA器件内，配置完成之后将对器件I/O和进行初始化。初始化完成后，进入用户模式，开始正常工作。
　　一旦设计者选定了FPGA系统的配置方式，需要将器件上的MSEL设定为固定值，以指示当前所采用的配置方式。
　　常用的配置方式有：
　　PS配置（Passive Serial Configuraon）：被动串行配置
　　AS配置（AcTIve Serial ConfiguraTIon）：主动串行配置
　　PPS配置（Passive Parallel Synchronous ConfiguraTIon）：被动并行同步配置
　　FPP配置（ Passive Parallel Configuration）：快速被动并行配置
　　PPA配置（Passive Parallel Asynchronous Configuration）：被动并行异步配置
　　PSA配置（Passive Serial Asynchronous Configuration）：被动串行异步配置
　　JTAG配置（Joint
Configuration）
技术资料出处:捷配电子市场网
该文章仅供学习参考使用，版权归作者所有。
因本网站内容较多，未能及时联系上的作者，请按本网站显示的方式与我们联系。
【】【】【】【】
上一篇：下一篇：
本文已有(0)篇评论
发表技术资料评论，请使用文明用语
字符数不能超过255
暂且没有评论!
12345678910
12345678910
12345678910
概述在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中Implement之后，在Processà Process properTIes àConfiguration Opti...[][][][][][][][][][]
IC热门型号
IC现货型号
推荐电子百科 上传我的文档
 下载
 收藏
该文档贡献者很忙，什么也没留下。
 下载此文档
正在努力加载中...
SPARTAN6_FPGA配置
下载积分：0
内容提示：SPARTAN6_FPGA配置
文档格式：PDF|
浏览次数：270|
上传日期： 13:22:17|
文档星级：
全文阅读已结束，此文档免费下载
下载此文档
该用户还上传了这些文档
SPARTAN6_FPGA配置
关注微信公众号

我要回帖

更多关于 自动配置FPGA 的文章

 

随机推荐