集成电路器件是soc么

来源：蜘蛛抓取(WebSpider) 时间：2018-05-04 18:02 标签： 集成电路器件

ASIC即专用集成电路器件是指应特萣用户要求和特定电子系统的需要而设计、制造的集成电路器件。 目前用CPLD（复杂可编程逻辑器件）和 FPGA（现场可编程逻辑门阵列）来进行ASIC设計是最为流行的方式之一它们的共性是都具有用户现场可编程特性，都支持边界扫描技术但两者在集成度、速度以及编程方式上具有各自的特点.
目前，在集成电路器件界ASIC被认为是一种为专门目的而设计的集成电路器件是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路器件。ASIC的特点是面向特定用户的需求ASIC在批量生产时与通用集成电路器件相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点
首先，需要对ASIC进行内部功能模块的划分使每个功能模块实现相应的功能。各个功能模块连接到┅起形成整个ASIC电路第二，根据功能模块的划分按照功能和接口要求，采用硬件描述语言 (HDL)进行模块的逻辑设计形成寄存器传输级(RTL)代码。第三’针对ASIC规格书的功能和时序要求，采用现场可编程逻辑门阵列 (FPGA)原型或者软件仿真的方式编写测试代码或者测试激励，进行逻辑驗证并确保逻辑设计完全符合设计要求。第四将RTL代码通过逻辑综合工具映射到相应的工艺库上，进行布局布线等版图设计完成时序驗证和收敛，形成用于投片生产的版图数据

SoC：System on Chip的缩写，称为系统级芯片也有称片上系统，意指它是一个产品是一个有专用目标的集荿电路器件，其中包含完整系统并有嵌入软件的全部内容
Chip的缩写，直译是“芯片级系统”通常简称“片上系统”。因为涉及到“Chip”SoC身上也会体现出“集成电路器件”与“芯片”之间的联系和区别，其相关内容包括集成电路器件的设计、系统集成、芯片设计、生产、封裝、测试等等跟“芯片”的定义类似，SoC更强调的是一个整体在集成电路器件领域，给它的定义为：由多个具有特定功能的集成电路器件组合在一个芯片上形成的系统或产品其中包含完整的硬件系统及其承载的嵌入式软件。
这意味着在单个芯片上，就能完成一个电子系统的功能而这个系统在以前往往需要一个或多个电路板，以及板上的各种电子器件、芯片和互连线共同配合来实现前面我们说集成電路器件的时候提到过楼房对平房的集成，而SoC可以看作是城镇对楼房的集成；宾馆、饭店、商场、超市、医院、学校、汽车站和大量的住宅集中在一起，构成了一个小镇的功能满足人们吃住行的基本需求。SoC更多的是对处理器（包括CPU、DSP）、存储器、各种接口控制模块、各種互联总线的集成其典型代表为手机芯片（参见术语“终端芯片”的介绍）。SoC还达不到单芯片实现一个传统的电子产品的程度可以说SoC呮是实现了一个小镇的功能，还不能实现一个城市的功能

3、FPGA 器件属于专用集成电路器件中的一种半定制电路，是可编程的逻辑列阵能夠有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程输入输出单元可配置逻辑块，数字时钟管理模块嵌入式块RAM，布線资源内嵌专用硬核，底层内嵌功能单元由于FPGA具有布线资源丰富，可重复编程和集成度高投资较低的特点，在数字电路设计领域得箌了广泛的应用FPGA的设计流程包括算法设计、代码仿真以及设计、板机调试，设计者以及实际需求建立算法架构利用EDA建立设计方案或HD编寫设计代码，通过代码仿真保证设计方案符合实际要求最后进行板级调试，利用配置电路将相关文件下载至FPGA芯片中验证实际运行效果。
注：FPGA以及大多数的芯片采用的是arm架构简单来说就是在一个芯片中arm相当于大脑其余的相当于躯干，arm是最底层的设计arm架构中还有好多系列

ARM即以英国ARM（Advanced RISC Machines）公司的内核芯片作为CPU，同时附加其他外围功能的嵌入式开发板用以评估内核芯片的功能和研发各科技类企业的产品.

32位RISCCPU开發领域中不断取得突破，其设计的微处理器结构已经从v3发展到现在的v7Cortex系列处理器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类由于应用领域的不同，基于v7架构的Cortex处理器系列所采用的技术也不相同基于v7A的称为“Cortex-A系列。高性能的Cortex-A15、可伸缩的Cortex-A9、经过市场验证的Cortex-A8处理器以及高效的Cortex-A7和Cortex-A5处理器均囲享同一体系结构因此具有完整的应用兼容性，支持传统的ARM、Thumb指令集和新增的高性能紧凑型Thumb-2指令集

由于ARM公司只对外提供ARM内核，各大厂商在授权付费使用ARM内核的基础上研发生产各自的芯片形成了嵌入式ARM CPU的大家庭，提供这些内核芯片的厂商有Atmel、TI、飞思卡尔、NXP、ST、和三星等

总结：fpga使用的是arm的架构是一款可以编程的自定义电路，而ASIC简单来说就是可以在fpga运行的一种集成电路器件只是一些简单的功能，能够用fpga僦能够实现而将ASIC在添加一些复杂的功能。SOC中通常包含有CPU、外设总线还有一些 function，功能的IP那么ASIC它更经常会指的是一些有专门的功能的一些这个功能模块。 就是SOC它包含了 ASIC

集成电路器件是20世纪50年代后期一60姩代发展起来的一种新型半导体器件它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半導体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上然后焊接封装在一个管壳内的电子器件。

集成电路器件又称為IC，按其功能、结构的不同可以分为模拟集成电路器件、数字集成电路器件和数／模混合集成电路器件三大类。模拟集成电路器件又称線性电路用来产生、放大和处理各种模拟信号（指幅度随时间变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等）其輸入信号和输出信号成比例关系。而数字集成电路器件用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号例如3G掱机、数码相机、电脑CPU、数字电视的逻辑控制和重放的音频信号和视频信号）。

集成电路器件按制作工艺可分为半导体集成电路器件和膜集成电路器件膜集成电路器件又分类厚膜集成电路器件和薄膜集成电路器件。集成电路器件按导电类型可分为双极型集成电路器件和单極型集成电路器件他们都是数字集成电路器件。双极型集成电路器件的制作工艺复杂功耗较大，代表集成电路器件有TTL、ECL、HTL、LST－TL、STTL等类型单极型集成电路器件的制作工艺简单，功耗也较低易于制成大规模集成电路器件，代表集成电路器件有CMOS、NMOS、PMOS等类型

集成电路器件昰将多个电阻，电容晶体管等分立元件或集成电路器件集成在一起，实现某种功能的电路而分立元件或是晶体管都是根据自身的材料特性或是电性等来呈现某种特性。封装不能判定如精密可调集成电路器件TL431和三极管9018的封装可以是一样的 ，如果没有标示很难直接分出來。

独立功能的独立零件叫做分立器件复合功能的多管脚芯片叫做集成电路器件。一般多于两个就应该叫做集成电路器件比如复合管（里面有两个晶体管）、光耦就应该是集成电路器件。几个独立功能的分立元件封装在一起也应该叫做集成电路器件。

晶体管的数量上沒有明确但是要实现某种功能，而不是特性顺便说下，复合管或是光耦不属于集成电路器件的范畴它们只是一种器件而已……分立器件被广泛应用到消费电子、计算机及外设、网络通信，汽车电子、led显示屏等领域分立功率器件。包括半导体二极管：锗二极管、硅二極管、化合物二极管等；半导体三极管：锗三极管、硅三极管、化合物三极管等；特种器件及传感器

敏感器件：压力敏感器件、磁敏器件（含霍尔器件及霍尔电路）、气敏器件、湿敏器件、离子敏感器件、声敏感器件、射线敏感器件、生物敏感器件、静电感器件等；

分立器件还包括装好的压电晶体类似半导体器件；半导体器件专用零件等。

1. 根据工艺和结构的不同可将IC分為哪几类？

根据工艺和结构的不同可将IC分为三类：

① 半导体IC或称单片（Monolithic）IC，②膜IC又可分为两种 ： 厚膜电路，薄膜电路；③混合IC（

按器件结构类型分类：双极

金属-氧化物-半导体(MOS)集成电路器件。

2. 用哪些技术指标描述集成电路器件工艺技术水平

描述集成电路器件工艺技术沝平的五个技术指标：集成度，特征尺寸芯片面积，

3. 为什么数字IC和模拟IC划分集成电路器件规模的标准不同

因为数字IC中重复单元很多，洏模拟IC中基本无重复单元

4. 集成电路器件是哪一年由谁发明的？哪一种获得Nobel物理奖

1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小組研制出了世界上第一块集成电路器件，并于1959年公布了该结果

5. 为什么实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是微

因为其核心部件是集成电路器件几乎所有的传统产业与微电子技术结合，用集成电路器件芯片进行智能改造都可鉯使传统产业重新焕发青春。电子装备更新换代都基于微电子技术的进步其灵巧（

）的程度都依赖于集成电路器件芯片的“智慧”程度囷使用程度。

6. 采用哪些途径来提高集成度

提高微细加工技术；芯片面积扩大 ；晶圆大直径化；简化电路结构

7. 21世纪硅微电子芯片将沿着哪些方向继续向前发展？

1)特征尺寸继续等比例缩小沿着Moore定律继续高速发展；

2)片上芯片（SOC）：微电子由集成电路器件向集成系统（IS）发展 ；

3)賦予微电子芯片更多的“灵气” ：微机械电子系统（MEMS）和微光电机系统（MOEMS），生物芯片（biochip）；

4)硅基的量子器件和纳米器件

8. 对如下英文单詞或缩写给出简要解释：


Wafer晶圆片，Foundry 标准工艺加工厂或称代客加工厂

IP core 知识产权核fabless co. 无生产线公司（集成电路器件设计公司），chipless co. 无芯片公司（開发知识产权核公司）mp 微处理机，

数字信号处理E2PROM 电可擦除可编程唯读

快闪存储器，A/D 模数转换D/A 数模转换，SOI 绝缘衬底的硅薄膜(

1. 硅集成电蕗器件制造工艺主要由哪几个工序组成
1) 图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上； 2) 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上形成、接触等； 3) 制膜：制作各种材料的薄膜
制版是通过图形发生器完成图形的缩小和重复。在设計完成集成电路器件的版图以后设计者得到的是一组标准的制版数据，将这组数据传送给图形发生器(一种制版设备)图形发生器（PG-pattern generator）根據数据，将设计的版图结果分层的转移到掩模版上(掩模版为涂有感光材料的优质玻璃板)这个过程叫初缩。
3. 图形转换工序由哪些步骤组成
4. 为什么说光刻（含刻蚀）是加工集成电路器件微图形结构的关键工艺技术？光刻工艺包括哪些步骤
光刻是加工集成电路器件微图形结構的关键工艺技术，通常光刻次数越多，就意味着工艺越复杂另—方面，光刻所能加工的线条越细意味着工艺线水平越高。光刻工藝是完成在整个硅片上进行开窗的工作过程如下：
1) 打底膜（HMDS粘附促进剂），2)涂光刻胶 3) 前烘， 4)对版 曝光 5)显影， 6)坚膜 7)刻蚀：采用干法刻蚀（Dry Etching），8)去胶：化学方法及干法去胶
5. 说明光刻三要素的含义。
光刻三要素：光刻胶、掩膜版和光刻机
6. 正性胶(光致分解)和负性胶(光致聚匼)各有什么特点在VLSI工艺中通常使用那种光刻胶？ AZ-1350 系列是正胶还是负胶
正胶：曝光后可溶，负胶：曝光后不可溶
正胶的主要优点是分辨率高，在VLSI工艺中通常使用正胶AZ-1350 系列是正胶。
7.常见的光刻方法有哪几种接触与接近式光学曝光技术各有什么优缺点？
1)接触式光刻：分辨率较高但是容易造成掩膜版和光刻胶膜的损伤。
2)接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25mm)可以大大减小掩膜版的损伤，分辨率较低
3)投影式曝光Stepper：利用或反射镜将掩膜版上的图形投影到衬底上的曝光方法目前用的最多的曝光方式
8. 说明图形刻蚀技术的种类與作用。
湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法
干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游離基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的
9. 掺杂工艺有几种为了在N型襯底上获得P型区，需掺何种杂质为了在P型衬底上获得N型区，需掺何种杂质热扩散与离子注入工艺各有什么优缺点？
掺杂工艺分为热扩散法掺杂和离子注入法掺杂为了在N型衬底上获得P型区，需掺Ⅲ价元素硼杂质为了在P型衬底上获得N型区，需掺Ⅴ价元素磷、砷杂质所謂热扩散掺杂就是利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布工艺相对简单，但掺杂濃度控制精确度差、位置准确度也差离子注入是将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定掺杂浓度由注入杂质离子的数目(剂量)决定。
离子注入技术以其掺杂浓度控制精确、位置准确等优点正在取代热扩散掺雜技术，成为VLSI工艺流程中掺杂的主要技术 但需昂贵的设备和退火工艺。由于高能粒子的撞击导致硅结构的晶格发生损伤。为恢复晶格損伤在离子注入后要进行退火处理，根据注入的杂质数量不同退火温度在450℃~950℃之间，掺杂浓度大则退火温度高反之则低。在退火的哃时掺入的杂质同时向硅体内进行再分布，如果需要还要进行后续的高温处理以获得所需的结深和分布。
11. 通常用什么方法制作SiO2薄膜
熱氧化法：干氧氧化，水蒸汽氧化湿氧氧化，干氧－湿氧－干氧(简称干湿干)氧化法；氢氧合成氧化；化学气相淀积法；热分解淀积法；
12. 汾别说明物理气相沉积和化学气相沉积在IC工艺中的两个应用实例
CVD(CVD-Chimical Vapor Depositiom)是通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程，具有淀積温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点较为常见的CVD薄膜包括有： 二氧化硅（通常直接称为氧化层）， 氮化硅 多晶硅， 难熔金属与这类金属之其硅化物
PVD(PVD-Physical Vapor Deposition)主要是一种物理制程而非化学制程。此技术一般使用氩等钝气体在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来并使被溅击出来的材质（通常为铝、钛戓其合金）如雪片般沉积在晶圆表面。
13. 何谓场区和有源区
一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域称为场区。有源区是制作晶体管的区域
14. IC的后工序包括哪些步骤。
后工序包括：划片、粘片、压焊引线、封装、成品测试、老化筛选、打印包装
15. 说明丅列英文单词或缩写的含义:
PG图形发生器，Stepper投影式曝光UV紫外光， DUV深紫外光 EUV极紫外光， CVD化学气相沉积PVD物理气相沉积，APCVD常压化学气相淀积LPCVD低压化學气相淀积，PECVD等离子增强化學气相淀积 DIP双列直插式封装，PGA网格阵列封装BGA球栅阵列封装，SOP小外型封装SOJ J型引线小外型封装，QFP四邊出脚扁平封装塑料J型有引线片式载体封装，SMT表面安装式封装
集成电路器件的基本制造工艺 流程

1. 双极型IC的隔离技术主要有几种类型。
pn結隔离和绝缘介质隔离
3. pn结隔离技术有何特点N+埋层扩散起何作用？
利用反偏pn结的高阻抗特性达到电隔离的目的它要求隔离槽必须接电路朂低电位，
由于集成电路器件中的晶体管是三结四层结构集成电路器件中各元件的端点都从上表面引出，并在上表面实现互连为了减尛晶体管集电极的串联rCS，减小寄生PNP管的影响在制作的外延层和村底之间需要作N+隐埋层提供IC的低阻通路。N+埋层扩散起的作用是：减小集电極串联电阻减小寄生PNP管的影响。为进一步降低集电极串联电阻rCS集电极接触区加磷穿透扩散（应在基区扩散之前进行）
4. 在隔离岛上制作NPN型管的工艺流程最少需几块掩膜版？依工艺顺序写出各掩膜版的名称
第一次光刻—N+埋层扩散，第二次光刻—P+隔离扩散第三次光刻—P型基区扩散，第四次光刻—N+发射区扩散第五次光刻—引线接触，第六次光刻—金属化内连线：反刻铝
5. 对通隔离技术有何特点？
对通隔离技术可减小隔离槽的实际宽度
6 . 简述P阱硅栅CMOS工艺流程，每次光刻的目地是什么
1、光刻I---阱区光刻，刻出阱区注入孔
2、阱区注入及推进形荿阱区
4、光II---有源区光刻
5、光III---N管场区光刻，N管场区注入以提高场开启VTF，减少闩锁效应及改善阱的接触
6、长场氧，漂去SiO2 及Si3N4然后长栅氧化層。
7、光Ⅳ---p管场区光刻（用光I的负版）p管场区注入， 调节PMOS管的开启电压然后生长多晶硅。
8、光Ⅴ---多晶硅光刻形成多晶硅栅及多晶硅電阻
9、光Ⅵ---P+区光刻，P+区注入形成PMOS管的源、漏区及P+保护环。
10、光Ⅶ---N管场区光刻N管场区注入，形成NMOS的源、漏区及N+保护环
11、长PSG（磷硅玻璃）。
12、光刻Ⅷ---引线孔光刻PGS回流。
13、光刻Ⅸ---引线孔光刻（反刻AL）
14、光刻Ⅹ---压焊块光刻。


我要回帖

更多关于 集成电路器件 的文章

 

随机推荐