豆丁微信公众号
君，已阅读到文档的结尾了呢~~
多路数字超声波系统设计,高速数字系统设计,数字系统设计,数字系统设计实例,数字式超声波探伤仪,中维数字监控系统,数字监控系统,数字会议系统,数字电视系统无信号,数字集群系统
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
多路数字超声波系统设计
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='http://www.docin.com/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口我在FPGA中用IP核申请了一块双口RAM，不知道怎么向里面写数据，地址怎么传过去？ 在线等!_百度知道
我在FPGA中用IP核申请了一块双口RAM，不知道怎么向里面写数据，地址怎么传过去？ 在线等!
ENTITY DOUBLE_RAM IS
: IN STD_LOGIC_VECTOR (31 DOWNTO 0);
: IN STD_LOGIC_VECTOR (7 DOWNTO 0);
: IN STD_LOGIC ;
: IN STD_LOGIC
:= '1';
: IN STD_LOGIC_VECTOR (6 DOWNTO 0);
...
我有更好的答案
你的问题太基础了，不是一两句话可以描述清楚的。建议你把这个RAM的datasheet打开（在生成IP CORE的时候就有，或者安装目录下），查看里面的Writer和Read时序图， 根据这个这个时序图自己编写逻辑。里面一般都有调用方法和实例，你可以直接参考。
采纳率：81%
查查双口ram的时序
按照时序写和读数据
QQ，加下！与君共勉！
为您推荐：
其他类似问题
双口ram的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。本类论文推荐80C51原始IP核内部RAM的扩展方案-可编程逻辑-与非网
&&&&&&& 80C51系列是一类经典的8位，其设计方法和体系结构一直是其他各类单片机设计的参考典范，自从20世纪80年代面世以后，得到了极大的发展与应用。直到今天，市场上还有一大部分单片机应用成品将其作为处理核心。基于80C51系列单片机无知识产权保护、市场应用广泛等优点，对其进行功能拓展，既有利于经济上节约成本，也有利于成果的推广使用。而随着单片机应用日趋复杂化，传统的51系列单片机在设计上的不足逐渐显现出来。如在现有128字节内部基础上，处理一些比较复杂的算法就显不足。鉴于此，本文在Oreg-ano公司设计的8051 (即下述MC8051)基础上，进行了对其内部RAM高128字节扩展。给出一种新的扩展设计方法，实现了对与一般RAM区地址空间相连的高128字节的间接寻址操作，并以此为基础，对内部RAM进行了可达64 KB的扩展实现，通过了相应的软硬件。
　　1 对MC8051高位128字节的扩展设计
　　对MC8051高位128字节的扩展设计主要分3个方面加以说明：一是传统80C51系列的内部基本结构；二是高128字节的寻址方式；三是对IP核内部的RAM地址选择控制。
　　1.1 传统80C51系列的内部基本结构
　　80C51是经典的单片机系列，具有典型的单片机体系结构，由CPU系统、ROM、RAM、I／O口以及特殊功能寄存器SFR、2个16位定时／计数器、5个中断源和1个串口组成。针对本文所要讨论的内容，这里介绍一下80C51存储结构和寻址方式：80C51系列单片机存储器结构采用哈佛型结构，物理上共分片内外程序存储器、片内外数据存储器4个存储空间。对于数据存储器，片内外数据存储器地址彼此独立，指令寻址各自不同，这里主要关注片内数据存储单元的结构。
　　8051单片机共有7种寻址方式，这里只对其中3种作一下简要介绍：立即寻址，操作码后的一个字节就是实际操作数本身；寄存器寻址，操作码后为某一寄存器编号，寄存器的内容为操作数；寄存器间接寻址，其与寄存器寻址的区别在于前者寄存器中的内容就是操作数，而后者寄存器中的内容为操作数地址，此地址指向的寄存器中存入的数据才是实际操作数本身。
　　1.2 高128字节的寻址方式
　　由前面介绍内容可知，MC8051内部RAM分为地址相连、功能不同的两部分：低128字节的内部用户RAM区和高128字节的特殊功能寄存器区(SFR)。这两部分均可用寄存器直接、间接寻址方式进行寻址操作。经过设计修改的8051，低128字节的功能和操作方式完全不变，对其高128字节，分为地址重叠和功能不同的两部分，以不同的寻址方式加以区别，控制操作。高128字节如果作为内部用户RAM使用，只可以通过寄存器R0、R1进行寻址，以地址为85H的寄存器单元为例，若此时85H作为SFR，则用命令&MOV 85H，#33H&；若此时作为一般内部用户RAM单元，则用命令：
　　MOV R0，#85H
　　MOV @R0，#33H
　　在MC8051中，寄存器R0、R1只应用于寄存器间接寻址使用，即R0、R1中存储的内容为间接寻址中操作数的地址。对高128地址空间，如果作为一般的RAM寄存区使用，只采用间接寻址；如果作为特殊功能寄存器区(SFR)，则采取除间接寻址外的其他寻址方式。这样就可以通过只对．R0、R1中内容进行条件判定，确定是否触发对高128地址空间进行一般RAM数据操作。
　　1.3 IP核内部的RAM地址选择控制
　　在MC8051中，对低128字节用户RAM区的读写有专门的地址输出ram_address_out。由于1个字节的寻址长度为256，所以ram_addreSS_out只取内部地址s_adr低7位，即ram_address_out&=s_adr(6 downto 0)，辅以RAM写使能控制，实现对低128字节的读写。这里由于要对RAM区扩展成为256字节，所以用户RAM区的地址应该可以寻址256字节长度。这就要求对IP核中对RAM区的地址传递有相应的修改，修改后地址的具体传递过程如图1所示。
　　一个完整的执行过程如下所述：首先CPU从ROM读取指令，然后到内部状态机进行指令解释，送入译码器执行具体的数据和地址的存取操作(译码器中通过地址多路选择器adr__mux和数据多路选择器data_mux来实现对地址和数据的控制)。如果此时命令不涉及寄存器间接寻址，由图1可知，取到的RAM地址就是一般8051的执行结果。如果此时进行寄存器间接寻址，则可分为两种情况：一是对高128字节的间接寻址，此时的操作目的，是要对高128字节进行一般RAM的数据操作；二是除第一种情况外的一般寄存器间接寻址操作。由于SFR不能使用寄存器间接寻址，所以这两种情况可以根据R0、R1中存储的地址的最高位进行判别。
　　第一种情况：最高位为&1&时，说明高128字节(80H～FFH)作为一般RAM来使用，此时把R0、R1中的地址赋给RAM地址，同时置RAM使能控制ram_write_en为&1&，实现对某一高位地址的写操作。还以85H为例，执行指令&MOVR0，#85H&，R0中内容变为85H，然后执行&MOV @R0，#33H&，此时R0用作间接寄存器，进行间接寻址，且寄存器中的字节最高位为&1&，对RAM区操作的地址就是间接寄存器中寄存的地址85H，从而实现对85H的数据存储。
　　第二种情况：最高位为&0&时，说明只是对低128字节进行间接寻址操作，执行过程如一般8051。
　　2 64 KB内部RAM的扩展设计
　　通过对一个特殊移存器(选取84H，记为SRAM0)的软件配置，在高128字节内部RAM扩展设计的基础上，可以实现内部64 KB RAM的扩展。在对高128字节内部RAM的扩展设计中，通过对s_address_ram最高位进行判断，确定地址信号s_address1，进而作为内部RAM地址ram_address_out输出。以这个方法为基础，将ram_address_out改为16位长，SRAM0中内容与s_address1的值并置作为ram_address_out输出，即ram_address_out&=SRAM0&s_address1，可以实现对内部RAM 64 KB的扩展。此时对数据进行存取时，每次对84H赋值后，CPU对数据进行存取，对64 KB内部RAM的寻址，就相当于以SRAM0为页地址指针，以256字节为页深度进行页面寻址操作。相比较于以XRAM作为数据存储区，本设计有两个优势：其一，除SRAM0中为全0的情况，其余地址空间均可直接寻址，而XRAM地址空间只能间接寻址，在进行大量数据反复存储调用时，可以缩短代码长度，有效提高执行速度；其二，由于内部数据传输指令MOV大多为单指令周期指令，而外部数据传输指令MOVX全部是双指令周期指令，所以在进行大量数据存取时，执行速度会有较大提高。
　　3 软硬件仿真测试
　　采用由Model技术公司开发的ModelSim SE 6.0进行功能仿真，利用Keil公司的Keil uVision2编写51汇编测试程序，编译产生可执行文件载入ROM进行功能测试，最终的仿真结果与Keil uVision2中编译执行结果相对照，验证设计功能的正确性。对设计的测试采取黑盒测试法，测试程序是已有的一些比较复杂的算法，如DES、AES。以DES为例，明密文存取、密钥生成、中间值暂存和结果都放在高128字节来处理，仅用到低128字节区的可位寻址区，密文地址空间为90H～97H，明文地址空间为98H～9FH，明文数据为38H、33H、32H、37H、31H、34H、32H、33H，密钥地址空间为80H～87H，密钥数据为00H、31H、31H、33H、34H、35H、36H、07H，最后将80H～87H和90H～97H地址空间中的数据结果送入地址空间48H～5FH中，如图2所示。
　　将二进制.dua可执行文件载入ROM，使用ModelSim对其进行功能仿真，结果如图3所示。
　　两方结果对照：128～135这8个高位寄存数为：00H、00H、7EH、E1H、CCH、F0H、00H、8EH，144～159这16个高位寄存数为：26H、33H、21H、3DH、31H、0FH、1DH、 4DH、00H、88H、1EH、5FH、E6H、E7H、21H、F1H，图中的160～163位，是用于暂存32位圈子密钥的，这里不作详细介绍，通过对照可知结果正确。硬件实现采用Altera公司的CycloneII系列的EP2C35F672C6器件作为设计载体，在QuartusII 5.0下对系统进行编译综合下载，使用RS232串口，在每次复位时，对RAM的明文和初始密钥进行重新配置，利用串口输出验证结果。实验结果均正确。
　　针对8051现有的RAM内部数据缓存不能满足实际应用要求的现况，本文给出了一种新的对内部RAM高128字节的扩展实现方案，并以此为基础，对内部RAM进行了64 KB的扩展设计；通过了相应的软、硬件仿真测试，验证了设计的正确性。
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
在FPGA设计过程中，使用好双口RAM，也是提高效率的一种方法。
发表于： 17:21:07
随着工厂越来越智能化，用于制造监控这些设备的传感器和自动化设备的技术也变得越来越智能。
发表于： 07:09:00
基于FPGA基本数据流的下载控制方式，利用遗传算法，通过单片机控制数据流的方式对FPGA进行编程配置，实现自身重构，使系统具有自适应、自组织和自修复的特性。
发表于： 15:19:24
Pete Warden，是谷歌TensorFlow团队成员，也是TensorFLow Mobile的负责人，常年遨游在深度学习的大海。
发表于： 16:47:15
内部中断：一般是由硬件错误或者运算过程中出错引起的，一般是不可避免的;外部中断：是处理器的外设发出的中断请求，如定时器中断，UART接收中断，外部中断一般都可以通过中断控制器进行屏蔽.
发表于： 16:47:28
随着信息技术的发展，特别是各种数字处理器处理速度的提高，人们对数据采集系统的要求越来越高，特别是在一些需要在极短时间内完成大量数据采集的场合，对数据采集系统的速度提出了非常高的要求。
发表于： 16:20:01
日常生活中我们经常见到数字图像水印的存在。例如图1所示。数字图像水印在日常生活中也起到非常重要的作用。
发表于： 16:19:29
人工智能的风潮从技术一路蔓延到硬件，让“芯片”成为今年行业里盛极一时的主题。人们关注通用芯片领域里CPU和GPU不断刷新的基准（benchmark），更对专用芯片（ASIC）领域不同场景下不断问世的解决方案表示出了空前的热情。
发表于： 17:04:14
近年来，ASIC设计规模的增大带来了前所未有的芯片原型验证问题，单颗大容量的FPGA通常已不足以容下千万门级、甚至上亿门级的逻辑设计。现今，将整个验证设计分割到多个采用最新工艺大容量FPGA中，FPGA通过高速总线互联，成为大规模ASIC或SOC原型验证的极佳选择。
发表于： 17:03:51
机器学习既是一门科学，也是一种艺术。纵观各类机器学习算法，并没有一种普适的解决方案或方法。事实上，有几个因素会影响你对机器学习算法的选择。
发表于： 16:56:33
& 2010 - 2018 苏州灵动帧格网络科技有限公司 版权所有.
ICP经营许可证 苏B2-&营业执照：
组织机构代码证：
会员积分：
4&&柯小姐(经理)
主营产品： |
公司网址：wkede.e-eway.com
地址：深圳分部：深圳市福田区华强北路鼎城大厦618，香港总部：Room 602 , 6/F No:168, Queen’s Road Central Hong Kong
温馨提示：联系时请声明是从电子街看到的
热门品牌排行榜
相关词条：
相关词条：
*点击发布，轻松获取更多报价
*登陆发布，轻松了解市场行情
如果你还没有商铺
品牌：Honeywell
MPXV7002DP
品牌：freescale
33A-005D13A-005G13A-010G
品牌：MEAS
品牌：Freescale
品牌：Freescale
品牌：Freescale
品牌：Freescale
品牌：Freescale
IXFN34N100主营一级
IXFN340N07主营一级
PIC32MX440F256H80I
IXFN32N80P主营一级
IXFN32N120P主营一级
IXFN32N100P主营一级
SN54LS07J 缓冲器/驱
AD558JD 低成本处理