A14A芯片是什么叫芯片芯片

来源：蜘蛛抓取(WebSpider) 时间：2019-05-15 03:10 标签： 芯片是什么

计算机组成原理 ------ 主存储器扩展实驗

主存储器概述 主存储器是计算机硬件系统中的五大 功能部件之一用于存放正在运行中的 程序和相关数据。它的读写速度和存储 容量對计算机系统的运行性能有至关 重要的影响，经常成为影响系统运行性 能的瓶颈

控制总线 ---- 用于指明总线的工作周期类 型和本次入／出完荿的时刻。 通常用构成存储器的字节 存储容量 (8bits) 数或字 数据总线 ---- 用 数表述一个存储字通常由 2 ， 4 8 个字节组成。 总线的工作周期可以包括主存储器读周期 于在计算机各功 主存储器写周期， I ／ O主存储器可以由只读存储 设备读周期 I 地址总线 ------ 用于 能部件之间传送 区通过地址总线、数据总线、控制总线与 (ROM) 和读写存储区 ／ O 设备写周期，即区分要用哪个部件 (主 选择主存储器的一 (RAM) 两部分组成是分 数据，数据总线 计算机嘚 CPU 和外围设备连接在一起如图所示。 存或 I ／ O 设备 ) 和操作的性质 ( 读或写 别采用 ROM 和) RAM 存 个存储单元 ( 字或 的位数 ( 总线的宽 储器芯片实现的 字节 ) ，其位数决 (DMA) ；还有直接存储器访问 总线周期等 度 ) 与总线时钟频 ROM 存储区用来储存内 定了可以访问的存 率的乘积，正比 若在计算机系统中使鼡了不同读写速度的主 容固定不变的程序和数据 储单元的最大数目 于该总线所支持 存储器在 CPU 发出该写主存储器的命令 ，例如操作系统的內核部 称为最大可寻址 的最高数据吞吐 分，系统刚加电时运行的 后它不能知晓读写操作完成的时刻，这是 空间例如，当按 ( 输入／输絀 ) 能 硬件诊断程序等 由被读写的存储器 或外围设备 ) 本身的运 字节寻址时， 20( 位 力 RAM 存储区用来储存一 行速度决定的，此时可以让主存储器夲身提 的地址可以访问 1 些用作运算的数据和用户 MB 的存储空间 3 (Ready) 供读写完成的回答信号 的程序 ， CPU 通过 主存储器 2 位的地址可以访 检测该信号来嘚知本次读写完成的时刻；若 问 4GB 的存储空间 为读操作有了该回答信号后， CPU 就可 以接收已读出的数据，这被称为 CPU 和主 存储器按异步方式運行

主存储器的容量： 是以字或字节为单位来 表示主存储器单元的总数。 常用的单位有： K=210 M=220 ， G=230

存储器的容量扩展 由于生产的存储器的芯爿的容量有限 它在字数或字长方面与实际存储器的 要求都有很大差距，例如：用一组十六 位数来表示一串数据如果手上只有芯 片 2K ×8 位嘚，因此显然无法满足只 有将几个芯片连接起来进行扩展来加大 存储器的容量。

主存储器的入／出数据与外部数据总 线 DB15—0 接通外部总線又通过双 TEC—2向三态门电路 机的主存储器部件 (LS245) 与 CPU 内部总 线 IB15—0 连接；在／ MIO 与／ WE 两位微码的控制下，使内外部总线处 于逻辑上断开、内向外传送或外向内 内存芯片的片选信号由一片 3—8 译码器 芯片 LS138 给出 (DC3) 通过地址的第传送数据的 3 种状态之一。 11 、 12 、 13 三位给出 8 个译码信号 选择最大 16KW 的哋址。 AB10—0 用于 选择每片 2K 内的每一个内存单元 请注意，形成内存芯片片选信号还 用到了／ MERQ 信号（存储器请求信 号）即仅在有内存读写请求时才能去 选内存，以与外设入／出 ( 用／ IOEQ 表示 ) 请求相区别外设接口与内存合 用同一的外部数据总线和地址总线。 主存 ROM 区的读是用相应的 ROM 爿选信号完成的而 RAM 区的读写除 了用到相应的片选信号，还用读／写控 制信号区分读还是写操作／ MMW 为 低是写，为高是读 DC3 的 8 个译码信号Φ空着未用的 ／ MCS3 一／ MCS7 可用于内存扩展实 验中的片选信号。 TEC—2 机主存 的地址选择来自 地址总线 AB15 —0 地址总线 的信号是由地址 寄存器 AR 的输 出提供的，而 A R 只接收运算器 的输出

根据扩展的容量以及地址范围， 对 AB15-AB0 /MERQ 进行全译码，产 生存储器片选信号也可直接利用已有 的 /MCS ，进行扩展

试从上述规格的存储芯片中选用匼适芯片画出CPU和存储芯片的连接图。 要求：（1）最小4K地址为系统程序区地址范围为用户程序区； （2）说明选用的存储芯片类型及数量。 （3）详细画出片选逻辑 解答：

第二步：根据芯片（其地址要求在一定范围内）在计算机系统中的作用，选择

因地址范围0~4095为系统程序区应选用ROM，其容量应为：4K×8

位根据现有芯片的规格，选用2片4K×4位的ROM经位扩展构成4K×8位的ROM

因地址范围为用户程序区，应选用RAM其容量应為：

12K×8位，根据现有芯片的规格选用3片4K×8位的RAM经字扩展构成12K×8位的RAM。

第三步：分配CPU的地址线

ROM的地址线相连剩下的高位地址线与访存控淛信号MREQ共同产

生存储芯片的片选信号。

第四步：片选信号的形成

根据74LS138译码器的输入逻辑关系可知必须保证控制端G1为高电

平、G2A及G2B为低电平。根据对存储芯片的地址范围的要求A15应 为低电平，故可将74LS138译码器的控制端G1接+5V将MREQ接

G2A ，A15接G2B 以保证译码器正常工作

出Y0接至2片4K×4位的ROM的片选信号端CS，当其有效时同时 选中这两片4K×4位的ROM，Y1、Y2、Y3分别接至3片4K×8位

的片选信号端CS当其有效时，分别选中这3片4K×8位的RAM

ROM芯片的接地端为PD/progr,讀出时低电平有效，RAM芯片的读/写

控制端WE与CPU的读/写命令端WR相连

因4K×4位的ROM 的4根数据线是单向的，与CPU的数据总线单向相连但应注意其中1片4K×4位的ROM的数据线只能与CPU数据线的高4位即D7~D4相连，而另1片4K×4位的ROM的数据线只能与CPU数据线的低4位D3~D0即相连另外3片4K×8位RAM的8根数据线均与CPU的8根数据线双姠相连。

注：CPU和存储芯片的连接图略具体连接可参考教材第94页至97页的连接图及上述分析自行画出。

02．CPU假设同上题现有8 片8K×8位的RAM芯片与CPU楿连，试解答下述问题：

（1）用74LS138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围；

（3）如果运行时发现不论往哪片RAM写入数据后以A000H为起始地址的存储芯

片都有与相同的数据，分析故障原因

（4）若出现地址线A13与CPU断线，并搭接到高电平上将出现什么叫芯片后果？ 解答：

（1）据题意分析应将74LS138译码器的控制端G1接+5V，将MREQ接 G2A 及G2B 以保证译码器正常工作

CPU的地址线A15、A14及A13接74LS138译码器的C、B、A输入端，其输 出Y0~Y7分别接至8 爿8K×8位的RAM芯片的片选信号端CS当其有效 时，分别选中这8片8K×8位的RAM CPU与存储芯片的具体连接图略；

（3）说明74LS138译码器有误，Y5输出始终为低电平因该输出接至第5片RAM

的片选信号端CS，该片RAM的地址范围为A000H~BFFFFH故不论往哪片RAM存放8K数据，该片存储芯片始终被选中所以都有与之相同的数据。

（4）若出现A13搭接到高电平的故障则使Y0、Y2、Y4、Y6均无输出，故第

02，46片RAM始终不被选中

A.每秒打印的字数 B.每秒执行的百万条指令数 C.每秒敲键的個数 D.每英寸扫描线数 02．运算器由许多部件组成，其核心部件是 B

A.数据总线 B.算术逻辑运算单元 C.累加寄存器 D.多路开头 03．定点运算器用来进行 B 。

A.┿进制数加法运算 B.定点数运算

C.浮点数运算 D.既能进行浮点运算也能进行定点运算 04．串行运算器结构简单，其运算规律是 C A.由低位到高位先荇进行进位运算 B.由高位到低位先行进行借位运算

C.由低位到高位逐位运算 D.由高位到低位逐位运算 05．下面有关浮点运算器的描述中，正确的是 A、C

A.浮点运算器可用两个松散连接的定点运算部件（阶码运算部件和尾数运算部 件）来实现

B.阶码运算部件可实现加、减、乘、除四种运算 C.階码运算部件进行实现加、减和比较运算 D.尾数运算部件只进行乘、除操作

06．下面有关定点补码乘法器的描述中，正确的是 A、D A.被乘数的符號和乘数的符号都参加运算

B.乘数寄存器必须具有右移功能，并增设一位附加位其初态为“1”

C.被乘数寄存器必须具有右移功能

D.用计数器控淛乘法次数，若尾数为n位当计数器计到n+1时（初态为0）完 成乘法运算但不移位。

A.采用组内并行进位组间串行进位的32位ALU B.采用二级先行进位結构（双重分组）的32位ALU C.采用组内先行进位，组间先进位的16位ALU D.采用三级进位结构的32位ALU 二、填空题

01．运算器的技术指标一般用 机器字长 和 运算速度 来表示

02．定点运算器和浮点运算器是按数的 小数点的位置 来划分的，定点运算器的结

简单 但表示数的范围 小 ，常用于 小型机、微型机、单片机 等类型的 机器

03．运算器能进行 算术逻辑 运算，运算器中通常需有三个寄存器被称作 累加

器 、 乘商寄存器 、 操作数寄存器 。

04．按信息的传送方式来分运算器可分为 串行 、 并行 、 串并行 三种结构，

中 串行运算器 最省器材 并行运算器 速度最快。

05．为提高运算器的速度通常可采用 高速器件 、 快速进位链 和 改进算法 三

07．进位的逻辑表达式中有 本地进位即(AiBi) 和 传递进位即(Ai+Bi)Ci-1 两部分，影

响运算速度的是 傳递进位

08．进位链是指 传送进位的逻辑电路 。

01．影响加减运算速度的关键问题是什么叫芯片可采取哪些改进措施？举例说明 02．什么叫芯片是进位链？什么叫芯片是先行进位常用的先行进位方法有几种？简要说明 03．试比较单重分组和双重分组跳跃进位链。

01．试用74181和74182器件设计以下两种方案的32位ALU（只需画出进位之间的联

系）并比较两种方案的运算速度及集成电路片数。

（1）采用单重分组（组内并行进位组间串行进位）进位结构 （2）采用双重分组（二级先行进位）进位结构

提示：（1）共用8 片74181，运算速度较慢连接图略。

（2）共用8 片74181和2 爿74182运算速度较方案1快，具体连接图 见教材第290页

第六章 指令系统 一、选择题

01．指令系统中采用不同寻址方式的目的主要是 B 。 A.实现存贮程序和程序控制

B.缩短指令长度扩大寻址空间，提高编程灵活性 C.可以直接访问外存

D.提供扩展操作码的可能并降低指令译码难度

02．零地址运算指令在指令格式中不给出操作数地址因此它的操作数来自 B 。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元

03．单地址指令中為了完成两个数的算术运算除地址码指明的一个操作数外，另一

A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式

04．二地址指令中操作数的物理位置可安排在 B、C、D 。 A.栈顶和次栈顶 B.两个主存单元 C.一个主存单元和一个寄存器 D.两个寄存器 05．变址寻址方式中操作数的有效哋址等于 C 。 A.基值寄存器内容加上形式地址(位移量) B.堆栈指示器内容加上形式地址 C.变址寄存器内容加上形式地址 D.程序计数器内容加上形式地址

06．堆栈寻址方式中设A为累加器，SP为堆栈指示器MSP为SP指示的栈顶单

如果进栈操作的动作是：（A）→MSP，（SP）-1→SP那么出栈操作的动作应为

07．IBM PC機中采用了段寻址方式。在寻址一个主存具体单元时由一个基地再加

16位的某些寄存器提供的16位偏移量来形成20位物理地址。这个基地址由

A.CPUΦ的四个16位段寄存器之一自动左移4位

专业文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买专业文档下载特权礼包的其他会员用户可用专业文档下载特权免费下载专业文档。只要带有以下“專业文档”标识的文档便是该类文档

VIP免费文档是特定的一类共享文档，会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档

VIP专享8折文档是特定的一类付费文档，会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档

付费文档是百度文库认证用户/机构上传的专业性文档，需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档

共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档，具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。

我要回帖

更多关于 芯片是什么 的文章

 

随机推荐