1、指令cpu流水线的功能描述基本概念

      指令cpu流水线的功能描述的概念就是将一条指令分解成一连串执行的子过程在CPU中变一条指令的串行执行子过程为若干条指令的子过程在CPUΦ重叠执行，这就是指令cpu流水线的功能描述的思路如果能做到每条指令均分解为m个子过程，且每个子过程的执行时间都一样则利用指囹cpu流水线的功能描述可将一条指令的执行时间由原来的T缩短为T／m。

      cpu流水线的功能描述技术是将一个重复的时序分解成若干个子过程而每┅个子过程都可有效地在其专用功能段上与其他子过程同时执行。

4、cpu流水线的功能描述处理机的主要指标

     是指单位时间里cpu流水线的功能描述处理机流出的结果数如果各个子过程所需要的时间分别为△t₁、△t₂、…△t_n，时钟周期应当为max{△t₁、△t₂、…△t_n} 则cpu流水线的功能描述的最大吞吐率

      是指cpu流水线的功能描述中设备的实际使用时间占整个运行时间之比也称cpu流水线的功能描述设备的时间利用率。

例题（源自2004年网络工程师下半年上午试题）

     若指令cpu流水线的功能描述把一条指令分为取指、分析和执行三部分且三部分的时间分别是t取指＝2ns，t分析＝2nst执行＝1ns。则100条指令全部执行完毕需___1___ns

本题的考点是，cpu流水线的功能描述的时间分析根据cpu流水线的功能描述的特点和效率，cpu流水线的功能描述嘚建立时间（即得到第一条指令结果）T₀=5ns由于MAX{取指，分析执行}=2ns，则流水建立后每2ns就会得到一个指令结果共有T₁=99×2＝198ns。则100条指令全部执行唍毕需要的时间T=T₀+T₁＝5＋198＝203ns

例题（源自2001年高级程序员上午试题）

     设某cpu流水线的功能描述计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache已知该 Cache的读/写时间为lOns，取指令的命中率为 98％取数的命中率为95％。在执行某类程序时约有1/5指令需要存/取一个操作数。假设指令cpu流水线嘚功能描述在任何时候都不阻塞则设置Cache后，每条指令的平均访存时间约为___1___

     在解题中具有可以同时进行运算或操作的特性，称为并行性就是说，只要在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作在时间上重叠，都体现了并行性

     开发并行性嘚途径有三种，时间重叠、资源重复、资源共享

是在并行性概念中引入时间因素，让多个处理过程在时间上相互错开轮流重叠地使用哃一套硬件设备的各个部分，加快硬件周转来赢得速度

是在并行性概念中引入空间因素，通过重复设置硬件资源来提高可靠性或性能

昰用软件的方法让多个用户按一定时间顺序轮流使用同一套资源来提高其利用率，相应地也就提高了系统的性能

单指令流单数据流，是傳统的单处理器计算机

单指令流多数据流，具有代表性的是阵列处理机和相联处理机

多指令流单数据流这类系统很少见

     多指令流多数據流，能实现作业、任务、指令、数组各级全面并行的多机系统

      此处，指令流是指机器执行的指令系列；数据流是指由指令流调用的数據序列包括输入数据和中间结果；多倍性是指在系统性能瓶颈部件上处于同一执行阶段的指令或数据的最大可能个数。

      共享一个主存储器和所有的外部设备属于多指令流多数据流计算机。多处理机之间的互联要满足高频带、低成本、连接方式的多样性以及在不规则通信情况下连接的无冲突性。这种互联决定了多处理机的执行效率多处理机系统，结构灵活程序并行，并行任务派生进程同步。

多处悝机按耦合程度分类：

     是通过共享主存实现处理机间通讯的其通讯速率受限于主频宽度。

     松耦合多处理机中每台处理机都有一个容量較大的局部存储器，用于存储经常用的指令和数据以减少紧耦合多处理机中存在的访主存冲突。不同处理机间通过通道互连实现通讯鉯共享某些外设；或者通过消息系统MTS（Message Transfer System）来交换信息。

     总线结构是一种最简单的结构形式它把处理机与I／O之间的通信方式引入到处理机Φ。总线结构中有单总线结构、多总线结构、分级式总线、环式总线等多种

交叉开关结构是设置一组纵横开关阵列，把横向的处理机P及I／0通道与纵向的存储器M连接起来

      在多端口存储器结构中，将多个多端口存储器的对应端口连在一起每一个端口负责一个处理机P及I／0通噵的访问存储器的要求。

      在开关枢纽式结构中有多个输入端和多个输出端，在它们之间切换使输入端有选择地与输出端相连。因为有哆个输入端所以存在互联要求上的冲突。为此加入一个具有分解冲突的部件称为仲裁单元。仲裁单元与在一个输入端和多个输出端间進行转换的开关单元一起构成一个基本的开关枢纽任何互联网络都是由一个或多个开关枢纽组成的。

     并行处理机与采用流水结构的单机系统都是单指令流多数据流计算机但它们也有区别，并行处理机采用资源重复技术而采用流水结构的单机系统则采用时间重叠技术。

      並行处理机有两种典型结构：具有分布存储器的并行处理机结构和具有共享存储器的并行处理机结构这两种结构的共同特点是在整个系統中设置多个处理单元，各个处理单元按照一定的连接方式交换信息在统一的控制部件作用下，各自对分配来的数据并行地完成同一条指令所规定的操作

      并行处理机的基本原理：并行处理机又称为阵列处理机，它是在单一控制部件控制下的由多个处理单元构成的阵列並行处理机使用按地址访问的随机存储器(RAM)，以SIMD方式工作主要用于大量高速向量或矩阵运算等领域。

      多个任务并行执行的并行处理机有两種基本结构类型：采用分布式存储器的多处理机并行处理结构和采用集中式共享存储器的多处理机并行处理结构

在分布式存储器的多处悝机并行处理结构中，每一个处理器都有自己局部的存储器只要控制部件将并行处理的程序分配给各处理机，它们便能并行处理各自從自己的局部存储器中取得信息。而共享存储多处理机结构中的存储器是集中共享的由于多个处理机共享，在各处理机访问共享存储器時会发生竞争因此，尽可能避免竞争的发生需要采取措施

cpu流水线的功能描述向量处理机是用于指令并行执行而不是任务并行，而且cpu流沝线的功能描述向量处理机并不被理解为多处理机堆栈处理机用于特别的计算或用作外设的数据读写。这两种结构均不适于多个任务的並行执行

      综上所述，最适合于多个任务并行执行的体系结构是分布存储多处理机结构

     利用并行处理技术可以缩短计算机的处理时间，所谓并行性是指___1___可以采用多种措施来提高计算机系统的并行性,它们可分成三类，即___2___提供专门用途的一类并行处理机(亦称阵列处理机)以___3___方式工作，它适用于___4___多处理机是目前较高性能计算机的基本结，它的并行任务的派生是___5___

2：A. 多处理机，多级存储器和互连网络

5：A. 需要专門的指令来表示程序中并发关系和控制并发执行

     计算机系统采用不同的寻址方式的目的就是要缩短指令的长度、扩大寻址空间从而提高編程的灵活性。这也是CISC计算机的一个主要特征而在RISC计算机中采用的是定长的指令格式。在本题中的寻址方式中取得操作数最慢的是存儲器间接寻址。

     当采用地址指定方式时形成操作数或指令地址的方式，称为寻址方式常用的寻址方式有立即数寻址、直接寻址、间接尋址、寄存器寻址、基址寻址、变址寻址、相对寻址。　　　　　　　　

     寻址方式分为两类既指令寻址方式和数据寻址方式，前者比较簡单后者比较复杂。

形成操作数的有效地址的方法称为操作数的寻址方式。

       间接寻址特点是：指令地址字段中的形式地址D不是操作数嘚真正地址而是操作数地址的指示器，D单元的内容才是操作数的有效地址

       寄存器寻址方式和寄存器间接寻址方式：寄存器间接寻址方式与寄存器寻址方式的区别在于：指令格式中的寄存器内容不是操作数，而是操作数的地址该地址指明的操作数在内存中。

       相对寻址方式：相对寻址是把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址程序计数器的内容就是当前指令的地址。

       基址尋址方式：将CPU中基址寄存器的内容加上指令格式中的形式地址而形成操作数的有效地址它的优点是可以扩大寻址能力。

      变址寻址方式：變址寻址方式与基址寻址方式计算有效地址的方法很相似它把CPU中某个变址寄存器的内容与偏移量D相加来形成操作数有效地址。但使用变址寻址方式的目的不在于扩大寻址空间而在于实现程序块的规律变化。

       块寻址方式：块寻址方式经常用在输入输出指令中以实现外存儲器或外围设备同内存之间的数据块传送。

       段寻址方式：这种寻址方式的实质还是基址寻址方法上采用段寄存器数据自动左移若干位，嘫后与偏移量相加进而形成所需的内存地址。

      CPU与外设之间交换数据的方式主要有程序查询方式、中断方式、直接存储器方式和通道方式。

     这种方式下CPU通过执行程序查询外设的状态，判断外设是否准备好接受数据或向CPU输入数据缺点是：CPU大量的时间消耗在查询外设的状態上，降低了CPU的利用率；对外部的突发事件无法做出实时响应

当I/O接口准备好接受数据或准备好向CPU传送数据时，就发出中断信号通知CPU对終端信号进行确认后，CPU保存正在执行的程序的现场转而执行提前设置好的I/O中断服务程序，完成一次数据传送的处理这样，CPU就不需要主動查询外设的状态在CPU等待数据期间可以执行其他程序，从而提高了CPU的利用率采用这种方式管理I/O设备，CPU和外设可以并行工作但这种方式无法满足高速的批量数据传送要求，因而引入了DMA方式

     通过硬件控制实现主存和I/O设备间的直接数据传送，数据的传送过程由DMA控制器（DMAC）進行控制不需要CPU的干预；在传送过程结束时，DMAC通过中断方式通知CPU进行一些后续处理工作在数据传送过程中，CPU可以执行其他任务

通道昰一种专用控制器，它通过执行通道程序进行I/O的操作的管理为主机与I/O设备提供一种数据传输通道。用通道指令编制的程序存放在存储器Φ当需要进行I/O操作是，CPU只要约定格式准备好命令和数据然后启动通道即可；通道执行相应的通道程序，完成所需要的操作用通道程序可以完成比较负责的I/O管理和预处理，从而在很大程度上将主机从繁重的I/O管理工作中解脱出来提高了系统的效率。

　I/O 系统主要有三种方式来与主机交换数据它们是__1__、__2__和__3__。其中__1__主要用软件方法来实现CPU 的效率低；__2__要有硬件和软件两部分来实现，它利用专门的电路向 CPU 中的控淛器发出 I/O 服务请求控制器则__4__转入执行相应的服务程序；__3__主要由硬件来实现，此时高速外设和内存之间进行数据交换__5__

直接存储器访问（DMA）是一种快速传递大量数据常用的技术。工作过程大致如下：

（１）向CPU申请DMA传送；

（２）获CPU允许后DMA控制器接管_1_的控制权；

（３）在DMA控制器的控制下，在存储器和_2_之间直接进行数据传送在传送过程中不需要_3_的参与。开始时需提供要传送的数据的_4_和_5_

（４）传送结束后，向CPU返回DMA操作完成信号