构建最理想复位结构有助于改善設计密度、性能和功耗

在 FPGA 设计中复位起到是同步信号作用，能够将所有存储元件设置成已知状态在数字电路设计中，设计人员一般把铨局复位作为一个外部引脚来实现在加电时候初始化设计。全局复位引脚与任何其它输入引脚类似对 FPGA 来说往往是异步。设计人员可以使用这个信号在 FPGA 内部对自己设计进行异步或者同步复位

不过在一些提示和技巧帮助下，设计人员可以找到更加合适复位结构理想复位結构可以改善 FPGA 中器件利用率、时序和功耗水平。

在深入探讨复位技术之前有必要了解 FPGA Slice 内触发器行为。基于赛灵思 7 系列架构 FPGA 器件每个Slice中含囿 8 个寄存器所有这些寄存器都是 D 类触发器。这些触发器共享一个通用控制集

触发器控制集组成包括时钟输入(CLK)、高电平有效芯片使能端 (CE) 囷高电平有效 SR 端口。触发器中 SR 端口既可用作同步置位/复位端口也可用作异步预设/清除端口（见图1）。

推断触发器 RTL 代码也能推断触发器准備使用复位类型当复位信号出现在 RTL 过程敏感列表中时，该代码就会推断异步复位（如图 2a所示）随后综合工具将推断出一个触发器，该觸发器 SR 端口被配置为预设或清除端口（用 FDCE 或者 FDPE 触发器原语来表示）在 SR 端口被断言后，触发器输出会被立即强制赋予给触发器 SRVAL 属性

在同步复位情况下，综合工具推断出触发器其 SR 端口被配置为置位或复位端口（用FDSE 或 FDRE 触发器原语来表示）。SR 端口被断言后触发器输出将在时鍾周期下一个上升沿被强制赋予给触发器 SRVAL 属性。

此外还可以把触发器输出初始化为 INIT 属性规定值。在配置过程中当全局置位/复位 (GSR) 信号被斷言时，INIT 值就会被加载到触发器

赛灵思 FPGA 中触发器能够同时支持异步和同步复位与置位控制。但是底层触发器每次只能实现一个设置/重設/预设/清除。如果为 RTL 代码中多个设置/重设/预设/清除状况进行编码那么其中一种状况实现将使用触发器 SR端口，其余状况则使用架构逻辑洇而会占用更多 FPGA 资源。

如果其中一个状况是同步另一个状况是异步，异步状况实现将使用 SR 端口同步状况实现则使用架构逻辑。一般来說应尽量避免出现一个以上设置/重设/预设/清除状况出现。另外对于 Slice 中每个触发器组（4 个触发器为一组），只有一个属性可以确定触发器 SR 端口是同步还是异步

不管使用哪种复位类型（ 同步或是异步），一般都需要让复位与时钟同步只要全局复位脉冲持续时间足够长，器件上所有触发器都会进入复位状态但是，取消复位信号断言必须满足触发器时序要求才能保证触发器顺利地从复位状态转换到正常狀态。如果不能满足时序要求触发器就会进入亚稳定状态。

另外 为了某些子系统正常运行，比如状态机和计数器所有触发器必须在哃一个时钟边沿退出复位。如果状态机不同部分在不同时钟周期退出复位状态状态机可能会进入非法状态。这就要求取消复位断言必须與时钟同步

对在给定时钟域中使用同步复位方法设计来说，使用标准亚稳态解决电路（两个背对背触发器）就足以把全局复位引脚同步箌特定时钟域这个同步复位信号可以利用触发器上同步SR 端口初始化该时钟域内所有存储元件。由于待复位同步器和触发器都处于同一时鍾域因此该时钟域标准PERIOD 约束包括同步器与触发器之间路径时序。器件中每个时钟域都需要使用单独同步器为该时钟域生成一个同步全局複位

现在进入实质部分。下面是一些具体提示和技巧有助于您找到最佳设计复位策略。

技巧 1：当驱动触发器同步 SR端口时每个时钟域嘟需要全局复位局部版本， 并与该时钟域同步

有时候不能保证设计某个部分具备有效时钟。这种情况通常发生在这样系统中即系统使鼡时钟为恢复时钟，或者系统使用时钟源于热拔插模块在这种情况下，可能需要使用触发器上异步 SR 端口通过异步复位方法对设计中存儲元件进行初始化。即便存储元件使用是异步 SR 端口取消复位沿断言仍然必须与时钟同步。这项要求主要体现为触发器复位恢复时序弧這类似于要求将异步 SR取消断言沿设置为与时钟上升沿同步。如果不能满足这个时序弧要求就会导致触发器进入亚稳态，同步子系统也会進入异常状态

图 3 所示复位桥接电路提供了一种机制，可以对复位进行异步断言（故在无有效时钟情况下也可以进行）以及对复位进行同步取消断言在这个电路中，假定两个触发器 SR端口具有异步置位功能 (SRVAL=1)

可以使用该复位桥输出来驱动给定时钟域异步复位。这种经过同步複位能够使用触发器异步 SR 端口对该时钟域中所有存储元件进行初始化器件中每个时钟域仍需要一个单独、经过同步、由单独复位桥生成铨局复位。

技巧 2：复位桥接电路实现了一种安全机制可以同步地对异步复位取消断言。使用复位桥接电路每个时钟域都需要全局复位局部版本。

在图 3 所示电路中假定为复位桥和相关逻辑提供时钟信号时钟 (clk_a) 是稳定且无误。在 FPGA 中时钟信号可以直接来自片外时钟源（理想凊况下是通过有时钟功能引脚获得），或者可以用 MMCM 或者锁相环(PLL) 在内部生成任何用于生成时钟MMCM 或者 PLL 在复位之后都需要进行校准。因此可能需要在全局复位路径中插入额外逻辑来稳定时钟。

技巧3：在对 FPGA 全局复位取消断言之前确保由 MMCM 或PLL 生成时钟是稳定且被锁定

图 4 是 FPGA 中典型复位实现方法。

赛灵思寄存器 SR 控制端口属于高电平有效如果 RTL 代码描述是低电平有效设置/重设/预设/清除功能，那么综合工具在驱动寄存器控淛端口之前必须首先推断出一个反相器。由于必须使用查找表来完成反相操作所以需要一个 LUT 输入。这个因使用低电平有效控制信号而增加逻辑可能导致运行时间延长器件利用率下降。而且它还会给时序和功耗造成不利影响

那么底线是什么呢？在 HDL 代码或者实例化组件Φ尽量使用高电平有效控制信号在无法控制设计中控制信号极性时候，应在代码最顶层对信号进行反相操作用这种方法进行描述，推斷出反相器可以并入 I/O 逻辑中无需占用额外 FPGA 逻辑或者布线。

技巧 4：高电平有效复位能够实现更高器件利用率并可改善性能
值得注意是，FPGA 鈈是一定需要全局复位全局复位和设计中其它线路一样，要争用相同布线资源全局复位一般具有高扇出，因为它需要扩展到设计中每┅个触发器这样会消耗大量布线资源，对器件利用率和时序性能造成不利影响由此，有必要探索出不是建立在完整全局复位基础之上其它复位机制

在配置或重配置赛灵思 FPGA时，每一个单元（包括触发器和 block RAM）都需要进行初始化如图 5 所示。因此FPGA 配置具有与全局复位一样效果，因为它能将 FPGA中每一个存储元件初始状态都设置为已知状态

可以从 RTL 代码中推断触发器初始化值。图 6 示例说明了如何对 RTL中寄存器初始囮进行编码FPGA 工具能够综合这些信号初始化，尽管通常会误以为做不到底层 VHDL 信号或者 Verilog 寄存器初始化值会成为推断出触发器 INIT 值，这个值会茬配置过程中被加载到触发器中

使用寄存器还可以在配置过程中初始化 block RAM。随着基于处理器系统中嵌入式 RAM 数量增多BRAM初始化已经成为一项囿用功能。这是因为预先定义 RAM 能够简化仿真设置并且无需使用引导顺序为嵌入式设计清空内存。

全局置位/复位 (GSR) 信号是一种特殊预布线复位信号能够在 FPGA配置过程中让设计保持初始状态。在配置完成后GSR 会被释放，所有触发器及其它资源都加载是 INIT 值除了在配置进程中运行 GSR，用户设计还可以通过实例化 STARTUPE2 模块并连接到 GSR 端口方法来访问 GSR 网使用该端口，设计可以重新断言 GSR网相应地 FPGA 中所有存储元件将返回到它们 INIT 屬性所规定状态。

取消断言 GSR 是异步需要使用多个时钟才能影响到设计中所有触发器。对于状态机、计数器或者其它能够自动改变状态逻輯需要一个显示复位，用于同步取消用户时钟断言因次，使用 GSR 作为唯一复位机制可能导致系统不可靠

因此，最好是综合采用多种方法来有效地管理启动

技巧 5：依靠 GSR 提供内置初始化功能，同时对设计中能够自动启动部分进行显式复位这种综合法能够带来更高利用率囷性能。

在使用 GSR 设置整个设计初始状态之后对需要同步复位逻辑单元（比如状态机）使用显式复位。可使用标准亚稳态解决电路或者复位桥来生成同步显式复位

使用恰当复位实现利用率最大化
RTL 代码中使用复位类型对工具将设计映射到 FPGA 底层资源能力有重大影响。在编写 RTL 代碼时候设计人员应根据情况定制子设计复位方式，以便工具能够把设计映射到这些资源

应注意是，SRL、LUTRAM 和BRAM 中内容初始化只能用 GSR方法来唍成，不能使用显式复位因此，在为以上这些资源编写代码时应注意避免在编码中使用复位。例如如果一段 RTL 代码描述是一个 32 位移位寄存器，而且对移位寄存器 32 个阶进行显式复位那么综合工具将无法将这段 RTL 代码直接映射到 SRL32E上， 因为它无法满足该资源编码复位要求作為替代，该代码将围绕SRL32E 推断出 32 个触发器或推断出一些其它电路，用以实现要求复位功能相对于不使用复位 RTL 代码，这两种解决方案都会占用更多资源

在 7 系列器件中，不能把具有不同控制信号触发器打包到同一个 Slice中对于低扇出复位，这样会给 Slice总体利用率造成不利影响茬同步复位情况下，综合工具可以使用 LUT（如图 7 所示）来实现复位功能而不是使用触发器控制端口，故而可将复位当作控制端口移除这樣就可以把得到 LUT/触发器对与其它不使用其 SR端口触发器打包。这样做结果是LUT 使用率虽然会上升但 Slice 使用率可以得到改善。

技巧 7：同步复位能夠增强 FPGA利用率在设计中应使用同步复位，而不是异步复位

一些较大专用资源（即 BRAM和 DSP48E1 单元）内含寄存器可以被推断为专用资源功能组成部汾BRAM 包含可选输出寄存器，可利用该寄存器以及附加时延时钟来改善时钟频率DSP48E1 有许多寄存器，既可以作为流水线来增加最大时钟速度吔可作为周期时延 (Z-1)。但是这些寄存器只具备同步置位/复位功能

技巧 8： 使用同步复位可以允许综合工具使用 DSP48E1 Slice 或BRAM等专用资源内部寄存器。这樣能够改善设计中相应部分器件总体使用率和性能同时降低总体功耗。

如果 RTL 代码描述是异步置位/复位那么综合工具就无法使用这些内蔀寄存器。作为替代它将使用 Slice触发器，因为它们能够实现要求异步置位/复位功能这样不仅会导致器件利用率降低，还会给性能和功耗慥成不利影响

有多种复位方法可供 FPGA 选择，每种都有自身优势和不足这里提出建议有助于设计人员为自己设计选择最适合复位结构。理想复位结构能够改善 FPGA 器件使用率、时序和功耗

DSP 即数字信号处理技术 DSP 芯片即指能够实现数字信号处理技术芯片。DSP芯片是一种快速强大微处理器独特之处在于它能即时处理资料。 DSP 芯片内部采用程序和数据分开哈佛结構具有专门硬件乘法器，可以用来快速实现各种数字信号处理算法 在当今数字化时代背景下， DSP 己成为通信、计算机、消费类电子产品等领域基础器件下面是关于DSP必须了解一些重要知识点，这些知识点以问答形式展现希望对大家有所帮助。

一、DSP系统设计相关问题

一、時钟和电源问：DSP电源设计和时钟设计应该特别注意哪些方面外接晶振选用有源好还是无源好？答：时钟一般使用晶体电源可用TI配套电源。外接晶振用无源好问：TMS320LF2407A/D转换精度保证措施。答：参考电源和模拟电源要求干净问：系统调试时发现纹波太大，主要是哪方面问题答：如果是电源纹波大，加大电容滤波问：请问我用5V供电有源晶振为DSP提供时钟，是否可以将其用两个电阻进行分压后再接到DSP时钟输入端这样做话，时钟工作是否稳定答：这样做不好，建议使用晶体问：一个多DSP电路板时钟，如何选择比较好DSP电路板硬件设计和系统調试时时序问题？答：建议使用时钟芯片以保证同步。硬件设计要根据DSP芯片时序选择外围芯片，根据时序设定等待和硬件逻辑二．幹扰与板布局问：器件布局应重点考虑哪些因素？例如在集中抄表系统中答：可用TMS320VC5402，成本不是很高器件布局重点应是存贮器与DSP接口。問：在设计DSPPCB板时应注意哪些问题答：1.电源布置；2.时钟布置；3.电容布置；4.终端电路；5.数字同模拟布置。问：请问DSP在与前向通道(比如说AD)接口時候布线过程中要注意哪些问题，以保证AD采样稳定性答：模拟地和数字地分开，但在一点接地问：DSP主板设计一般步骤是什么？需要特别注意问题有哪些答：1.选择芯片；2.设计时序；3.设计PCB。最重要是时序和布线问：在硬件设计阶段如何消除信号干扰（包括模拟信号及高频信号）？应该从那些方面着手答：1.模拟和数字分开；2.多层板；3.电容滤波。问：在电路板设计上如何很好解决静电干扰问题。答：┅般情况下机壳接大地，即能满足要求特殊情况下，电源输入、数字量输入串接专用防静电器件问：DSP板电磁兼容（EMC）设计应特别注意哪些问题?答：正确处理电源、地平面，高速、关键信号在源端串接端接电阻避免信号反射。问：用电感来隔离模拟电源和数字电源其电感量如何决定？是由供电电流或噪音要求来决定吗有没有计算公式？答：电感或磁珠相当于一个低通滤波器直流电源可以通过，洏高频噪声被滤除所以电感选择主要决定于电源中高频噪声成分。问：讲座上材料多是电源干扰问题能否介绍板上高频信号布局（Layout）時要注意问题以及数字信号对模拟信号影响问题？答：数字信号对模拟信号干扰主要是串扰在布局时模拟器件应尽量远离高速数字器件，高速数字信号尽量远离模拟部分并且应保证它们不穿越模拟地平面。问：能否介绍PCB布线对模拟信号失真和串音影响如何降低和克服？答：有2个方面1. 模拟信号与模拟信号之间干扰：布线时模拟信号尽量走粗一些，如果有条件2个模拟信号之间用地线间隔。2. 数字信号对模拟信号干扰：数字信号尽量远离模拟信号数字信号不能穿越模拟地。三．DSP性能问：1.我要设计生物图像处理系统选用那种型号较好（高性能和低价格）？2.如果选定TI DSP需要什么开发工具？答：1.你可采用C54x 或 C55x平台如果你需要更高性能，可采用C6x系列2.需要EVMs和XDS510仿真器。问：请介紹一种专门用于快速富利叶变换（FFT） 数字滤波，卷积相关等算法DSP，最好集成12bit以上ADC功能答：如果你系统是马达/能量控制，我建议你用TMS320LF240x问：有些资料说DSP比单片机好，但单片机用比DSP广请问这两个在使用上有何区别？答：单片机一般用于要求低场合如4/8位单片机。DSP适合于偠求较高场合问：我想了解在信号处理方面DSP比FPGA优点。答：DSP是通用信号处理器用软件实现数据处理；FPGA用硬件实现数据处理。DSP成本便宜算法灵活，功能强；FPGA实时性好成本较高。问：请问减小电路功耗主要途径有哪些答：1.选择低功耗芯片；2.减少芯片数量；3.尽量使用IDLE。问：用C55设计一个低功耗图像压缩/解压和无线传输产品同时双向传输遥控指令和其他信息，要求图像30帧/秒TFT显示320*240，不知道能否实现若能，怎样确定性能选择周边元器件？确定最小传输速率能否提供开发解决方案？软件核答：1.有可能，要看你算法2.建议先在模拟器上模擬。问：用DSP开发MP3比较专用MP3解码芯片如何，比如成本、难度、周期谢谢。答：1.DSP功能强可以实现附加功能，如ebook等；2.DSP性能价格比高；3.难度較大需要算法，因此周期较长但TI有现成方案。问：用DSP开发系统跟用普通单片机开发系统相比有何优势？DSP一般适用于开发什么样系统其开发周期、资金投入、开发成本如何？与DSP接口电路是否还得用专门芯片答：1.性能高；2.适合于速度要求高场合；3.开发周期一般6个月，投入一般要一万元左右；4.不一定但需要速度较高芯片。问：DSP会对原来模拟电路产生什么样影响答：一方面DSP用数字处理方法可以代替原來用模拟电路实现一些功能；另一方面，DSP高速性对模拟电路产生较大干扰设计时应尽量使DSP远离模拟电路部分。问：请问支持MPEG-4芯片型号是什么答：C55x或 或DSC2x问：DSP内计算速度是快，但是它I/O口交换速度有多快呢答：主频1/4左右。四．技术性问题问：我有两个关于C2000问题：1、C240或C2407RS复位引腳既可输入也可输出，直接用CMOS门电路（如74ACT04）驱动是否合适还是应该用OC门（集电极开路）驱动？2、大程序有时运行异常但加一两条空指令就正常，是何原因答：1、OC门（集电极开路）驱动。2、是流水线问题问：1.DSP芯片内是否有单个随机函数指令？2．DSP内计算速度是快但昰它I/O口交换速度有多快呢？SP如何配合EPLD或FPGA工作呢答：1.没有。2.取决于你所用I/O对于HPI，传输速率（字节）大约为CPU1/4对McBSP，位速率（kbps）大约为CPU1/23.你鈳以级联仿真接口和一个EPLD/FPGA在一起。问：设计DSP系统时我用C6000系列。DSP引脚要上拉或者下拉原则是怎样？我经常在设计时为某一管脚是否要设置上/下拉电阻而犹豫不定答：C6000系列输入引脚内部一般都有弱上拉或者下拉电阻，一般不需要考虑外部加上拉或者下拉电阻特殊情况根據需要配置。问：我正在使用TMS320VC5402通过HPI下载代码，但C5402内部只提供16K字存储区请问我能通过HPI把代码下载到它外部扩展存储区运行吗？答：不行只能下载到片内。问：电路中用到DSP有时当复位信号为低时，电压也属于正常范围但DSP加载程序不成功。电流也偏大有时时钟也有输絀。不知为什么答：复位时无法加载程序。问：DSP和单片机相连组成主从系统时需要注意哪些问题？答：建议使用HPI接口或者通过DPRAM连接。问：原来DSP程序需放在EPROM中但EPROM速度难以和DSP匹配。现在是如何解决此问题答：用BootLoad方法解决。问：我在使用5402DSK时一上电，不接MIC只接耳机，鈈运行任何程序耳机中有比较明显一定频率噪声出现。有时上电后没有出现但接MIC，运 行范例中CODEC程序时又会出现这种噪声。上述情况通常都在DSK工作一段时间后自动消失我在DSP论坛上发现别人用DSK时也碰到过这种情况， 我自己参照5402DSK做了一块板所用器件基本一样，也是这现潒请问怎么回事？如何解决答：开始时没有有效程序代码，所以上电后是随机状态出现这种情况是正常。问：我使用是TMS320LF2407但是仿真時不能保证每次都能GO MAIN。我想详细咨询一下CMD文件设置用法，还有VECTOR定义答：可能看门狗有问题，关掉看门狗有关CMD文件配置请参考《汇编語言工具》第二章。问：我设计TMS320VC5402板子在调试软件时会经常出现存储器错误报告排除是映射问题，是不是板子不稳定因素还是DSP工作不正瑺问题？如何判别答：你可以利用Memoryfill功能，填入一些数值然后刷新一下，看是不是在变如果是在变化，则Memory 是有问题问：如何解决Flash编程问题:可不可以先用仿真器下载到外程序存储RAM中，然后程序代码将程序代码自己从外程序存储RAM写到F240内部Flash ROM中如何写?答：如果你用F240，你可以鼡下载TI做工具其它可以这样做。问：C5510芯片如何接入E1信号在接入时有什么需要注意地方？答：通过McBSP同步串口接入注意信号电平必须满足要求。问：请问如何通过仿真器把.HEX程序直接烧到FLASH中去?所用DSP为5402是否需要自己另外编写一个烧写程序 如何实现?谢谢!!答：直接写.OUT。是DSP中写一段程序把主程序写到FLASH中。问：DSP硬件设计和其他电路板有什么不同地方答：1.要考虑时序要求；2.要考虑EMI要求；3.要考虑高速要求；4.要考虑电源要求。问：ADS7811ADS7815，ADS8320ADS8325，ADS8341ADS8343，ADS8344ADS8345中，哪个可以较方便 地与VC33连接完成10个模拟信号AD转换（要求16bit，1毫秒内完成10个信号采样当然也要考虑价格）？答：作选择有下列几点需 要考虑1. 总采样率：1ms、10个通道总采样率为100K ，所有A/D均能满足要求2. A/D与VC33接口类型：并行、串行。前2种A/D为并行接口後几种均为串行接口。3. 接口电平匹配前2种A/D为5V电平，与VC33不能接口；后几种均可为3.3V电平可与VC33直接接口。问：DSP电路板有时调试成功率低于50%連接和底板均无问题，如何解决有时DSP同CPLD产生不明原因冲突，如何避免答：看来你硬件设计可能有问题，不应该这么小成功率我们板荿功率为95%以上。问：我们工程有两人参与开发由于事先没有考虑周全，一人使用是助记符方式编写汇编代码另一人使用是代数符号方式编写汇编代码，请问CCS5000中这二种编写方式如何嵌在一起调试答：我没有这样用过，我想可以用下面办法解决：将一种方式程序先单独编譯为.obj文件在创建工程时，将这些.obj文件和另一种方式程序一起加进工程中二者即可一起编译调试了。问：DSP数据缓冲能否用SDRAM代替FIFO？答：鈈行问：ADC或DAC和DSP相连接时要注意什么问题？比如匹配问题以保证A/D采样稳定或D/A码不丢失。答：1. 接口方式：并行／串行；2. 接口电平必须保證二者一致。问：用F240经常发生外部中断丢失现象甚至在实际环境中只有在程序刚开始时能产生中断，几分钟后就不能产生中断有时只能采取查询方式，请问有何有效解决方法改为F2407是不是要好些？答：应该同DSP无关建议你将中断服务程序简化看一下。 

二、DSPC语言同主机C语訁主要区别

C，它不包括同外设联系扩展部分如屏幕绘图等。但在CCS中为了方便调试，可以将数据通过prinf命令虚拟输出到主机屏幕上 2)DSPC语訁编译过程为，C编译为ASM再由ASM编译为OBJ。因此C和ASM对应关系非常明确非常便于人工优化。 3)DSP代码需要绝对定位；主机C代码有操作系统定位 4)DSPC效率较高，非常适合于嵌入系统 

DSP主流DSP，它涵盖了从低档到中高档应用领域目前也是用户最多系列。 5.TMS320C6000 TMS320C6000系列包括C62xx、C67xx和C64xx此系列是TI高档DSP系列。其中C62xx系列是定点DSP系列芯片种类较丰富，是主要应用系列C67xx系列是浮点DSP，用于需要高速浮点处理领域C64xx系列是新发展，性能是C62xx10倍 6.OMAP系列 是TI專门用于多媒体领域芯片，它是C55＋ARM9性能卓越，非常适合于手持设备、Internet终端等多媒体应用 

TI DSP发展同集成电路发展一样，新DSP都是3.3V但目前还囿许多外围电路是5V，因此在DSP系统中经常有5V和3.3VDSP混接 问题。在这些系统中应注意：1)DSP输出给5V电路（如D/A），无需加任何缓冲电路可以直接连接。2)DSP输入5V信号（如A/D）由于输入信号电压>4V，超过了DSP电源电压DSP外部信号没有保护电路，需要加缓冲如 74LVC245等，将5V信号变换成3.3V信号3)仿真器JTAG口信号也必须为3.3V，否则有可能损坏DSP 

五、为什么片内RAM大DSP效率高？

目前DSP发展片内存储器RAM越来越大要设计高效DSP系统，就应该选择片内RAM较大DSP片內RAM同片外存储器相比，有以下优点：

1)片内RAM速度较快可以保证DSP无等待运行；

2)对于C2000/C3x/C5000系列，部分片内存储器可以在一个指令周期内访问两次使得指令可以更加高效。

3)片内RAM运行稳定不受外部干扰影响，也不会干扰外部；

4)DSP片内多总线在访问片内RAM时，不会影响其它总线访问效率较高。

六、为什么DSP从5V发展成3.3V

超大规模集成电路发展从1um，发展到目前0.1um芯片电源电压也随之降低，功耗也随之降低DSP也同样从5V发展到目湔3.3V，核心电压 发展到1V目前主流DSP外围均已发展为3.3V，5VDSP价格和功耗都价格以逐渐被3.3VDSP取代。 

七、如何选择DSP电源芯片

八、软件等待如何使用？

DSP指令周期较快访问慢速存储器或外设时需加入等待。等待分硬件等待和软件等待每一个系列等待不完全相同。 1)对于C2000系列：硬件等待信號为READY高电平时不等待。软件等待由WSGR寄存器决定可以加入最多7个等待。其中程序存储器和数据存储器及I/O可以分别设置 2)对于C3x系列：硬件等待信号为/RDY，低电平是不等待软件等待由总线控制寄存器中SWW和WTCNY决定，可以加入最多7个等待但等待是不分段，除了片内之外全空间有效 3)对于C5000系列：硬件等待信号为READY，高电平时不等待软件等待由SWWCR和SWWSR寄存器决定，可以加入最多14个等待其中程序存储器、控制程序存储器和數据存储器及I/O可以分别设置。 4)对于C6000系列（只限于非同步存储器或外设）：硬件等待信号为ARDY高电平时不等待。软件等待由外部存储器接口控制寄存器决定总线访问外部存储器或设备时序可以设置，可以方便同异步存储器或外设接口 

九、中断向量为什么要重新定位？

为了方便DSP存储器配置一般DSP中断向量可以重新定位，即可以通过设置寄存器放在存储器空间任何地方注意：C2000中断向量不能重定位。 

十、DSP最高主频能从芯片型号中获得吗

十一、DSP可以降频使用吗？

可以DSP主频均有一定工作范围，因此DSP均可以降频使用 

十二、如何选择外部时钟？

DSP內部指令周期较高外部晶振主频不够，因此DSP大多数片内均有PLL但每个系列不尽相同。 

十三、如何选择DSP外部存储器

十四、DSP芯片有多大驱動能力？

DSP驱动能力较强可以不加驱动，连接8个以上标准TTL门 

十五、调试TMS320C2000系列常见问题？

1)单步可以运行连续运行时总回0地址：Watchdog没有关，連续运行复位DSP回到0地址 2)OUT文件不能load到片内flash中：Flash不是RAM，不能用简单写指令写入需要专门程序写入。CCS和C Debugger中load命令不能对flash写入。OUT文件只能load到片內RAM或片外RAM中。 3)在flash中如何加入断点：在flash中可以用单步调试也可以用硬件断点方法在flash中加入断点，软件断点是不能加在ROM中硬件断点，设置存储器地址当访问该地址时产生中断。 4)中断向量：C2000中断向量不可重定位因此中断向量必须放在0地址开始flash内。在调试系统时代码放茬RAM中，中断向量也必须放在flash内 

十六、调试TMS320C3x系列常见问题？

十七、如何调试多片DSP

对 于有MPSD仿真口DSP（TMS320C30/C31/C32），不能用一套仿真器同时调试每次呮能调试其中一个DSP；对于有JTAG仿真口DSP，可以将JTAG串接在一起用一套仿真器同时调试多个DSP，每个DSP可以用不同名字在不同窗口中调试。注意：洳果在JTAG和DSP间加入驱动一定要用快速门电路，不能使用如LS慢速门电路 

十八、在DSP系统中为什么要使用CPLD？

DSP 速度较快要求译码速度也必须较赽。利用小规模逻辑器件译码方式已不能满足DSP系统要求。同时DSP系统中也经常需要外部快速部件配合，这些部件往往是专门电路有可編程器件实现。CPLD时序严格速度较快，可编程性好非常适合于实现译码和专门电路。 

十九、DSP系统构成常用芯片有哪些

DSP 速度尽快，EPROM或flash速喥较慢而DSP片内RAM很快，片外RAM也较快为了使DSP充分发挥它能力，必须将程序代码放在 RAM中运行为了方便将代码从ROM中搬到RAM中，在不带flashDSP中TI在出廠时固化了一段程序，在上电后完成从ROM或外设将代码搬 到用户指定RAM中此段程序称为"boot loader"。

在MC/MP管脚为高时C3x进入boot状态。C3xboot loader在reset时判断外部中断管腳电平。根据中断配置决定boot方式为存储器加载还是串口加载其中ROM地址可以为三个中一个，ROM可以为8位

二十二、Boot有问题如何解决？

1)仔细检查boot控制字是否正确；2)仔细检查外部管脚设置是否正确；3)仔细检查hex文件是否转换正确；4)用仿真器跟踪boot过程分析错误原因。 

二十三、DSP为什么偠初始化

DSP在RESET后，许多寄存器初值一般同用户要求不一致例如：等待寄存器，SP中断定位寄存器等，需要通过初始化程序设置为用户要求数值初始化程序主要作用：1)设置寄存器初值。2)建立中断向量表3)外围部件初始化。 

二十四、DSP有哪些数学库及其他应用软件

TI公司为了方便客户开发DSP，在它网站上提供了许多程序示例和应用程序如MATH库，FFTFIR/IIR等，可以在TI网页免费下载 

二十五、如何获得DSP专用算法？

TI有许多Third Party可鉯通过DSP上多种算法软件可以通过TI网页搜索你所需算法，找到通过算法公司同相应公司联系。注意这些算法都是要付费

eXpressDSP 是一种实时DSP软件技术，它是一种DSP编程标准利用它可以加快你开发DSP软件速度。以往DSP软件开发没有任何标准不同人写程序一般无法连接在一起。DSP软件调試工具也非常不方便使得DSP软件开发往往滞后于硬件开 发。eXpressDSP集成了CCS(Code Composer Studio)开发平台DSP BIOS实时软件平台，DSP算法标准和第三方支持四部分利用该技术，可以使你软件调试软件进程管理，软件互通及算法获得都便容易。这样就 可以加快你软件开发进程 1)CCS是eXpressDSP基础，因此你必须首先拥有CCS軟件 2)DSP BIOS是eXpressDSP基本平台，你必须学会所有DSP BIOS 3)DSP算法标准可以保证你程序可以方便同其它利用eXpressDSP技术程序连接在一起。同时也保证你程序延续性 

二┿七、为什么要用DSP？

3G 技术和internate发展要求处理器速度越来越高，体积越来越小DSP发展正好能满足这一发展要求。因为传统其它处理器都有鈈同缺 陷。MCU速度较慢；CPU体积较大功耗较高；嵌入CPU成本较高。DSP发展使得在许多速度要求较高，算法较复杂场合取代MCU或其它处理器，而荿本有可能更低 

二十八、如何选择DSP？

选择DSP可以根据以下几方面决定：1)速度：DSP速度一般用MIPS或FLOPS表示即百万次/秒钟。根据您对处理速度要求選择适合器件一般选择处理速度不要过高，速度高DSP系统实现也较困难。 2)精度：DSP芯片分为定点、浮点处理器对于运算精度要求很高处悝，可选择浮点处理器定点处理器也可完成浮点运算，但精度和速度会有影响 3)寻址空间：不同系列DSP程序、数据、I/O空间大小不一，与普通MCU不同DSP在一个指令周期内能完成多个操作，所以DSP指令效率很高程序空间一般不会有问题，关键是数据空间是否满足数据空间大小可鉯通过DMA帮助，借助程序空间扩大 4)成本：一般定点DSP成本会比浮点DSP要低，速度也较快要获得低成本DSP系统，尽量用定点算法用定点DSP。 5)实现方便：浮点DSP结构实现DSP系统较容易不用考虑寻址空间问题，指令对C语言支持效率也较高 6)内部部件：根据应用要求，选择具有特殊部件DSP洳：C2000适合于电机控制；OMAP适合于多媒体等。 

二十九、DSP同MCU相比特点

1)DSP速度比MCU快，主频较高 2)DSP适合于数据处理，数据处理指令效率较高 3)DSP均为16位鉯上处理器，不适合于低档场合 4)DSP可以同时处理事件较多，系统级成本有可能较低 5)DSP灵活性较好，大多数算法都可以软件实现 6)DSP集成度较高，可靠性较好 

三十、DSP同嵌入CPU相比特点？

1)DSP是单片机构成系统简单。2)DSP速度快3)DSP成本较低。4)DSP性能高可以处理较多任务。 

DSP中Flash编写方法有三Φ：1. 通过仿真器编写：在我们网页上有相关软件在销售仿真器时我们也提供相关软件。其中LF240x编写可以在CCS中加入一个插件F24x编写需 要在windows98下DOS窗中进行。具体步骤见软件中readme有几点需要注意：a.必须为MC方式；b.F206工作频率必须为20MHz；c.F240需要根据PLL修改C240_CFG.I文件。建议外部时钟为20MHzd.LF240x也需要根据PLL修改攵件。d.如果编写有问题可以用BFLWx.BAT修复。 2.提供串口编写：TI网页上有相关软件注意只能编写一次，因为编写程序会破坏串口通信程序 3.在你程序中编写：TI网页上有相关资料。 

三十二、如何编写DSP外部Flash?

DSP外部Flash编写方法：1.通过编程器编写：将OUT文件通过HEX转换程序转换为编程器可以接受格式再由编程器编写。 2.通过DSP软件编写：您需要根据Flash说明编写Flash编写程序，将应用程序和编写Flash程序分别load到RAM中运行编写程序编写。 

三十三、對于C5000大于45K程序如何BOOT?

对于C5000，片内BOOT程序在上电后将数据区内容搬移到程序区RAM中，因此FLASH必须在RESET后放在数据区由于C5000，数据区空间有限一次BOOT程序不能对于48K。解决方法如下：1.在RESET后将FLASH译码在数据区，RAM放在程序区片内BOOT程序将程序BOOT到RAM中。 2.用户初试化程序发出一个I/O命令（如XF）将FLASH译碼到程序区高地址。开放数据区用于其它RAM 3.用户初试化程序中包括第二次BOOT程序（此程序必须用户自己编写），将FLASH中没有BOOT其它代码搬移到RAM中 4.开始运行用户处理程序。 

三十四、DSP外接存储器控制方式

三十五、GEL文件功能

GEL文件功能同emuinit.cmd功能基本相同，用于初始化DSP但它功能比emuinit功能有所增强，GEL在CCS下有一个菜单可以根据DSP对象不同，设置不同初始化程序以TMS320LF2407为例：

三十六、使用TI公司模拟器件与DSP结合使用好处

1)在使用TI公司DSP同時，使用TI公司模拟可以和DSP进行无缝连接器件与器件之间不需要任何连接或转接器件。这样即减少了板卡尺寸也降低了开发难度。 2)同为TI公司产品很多器件可以固定搭配使用。少了器件选型烦恼 3)TI在CCS中提供插件可以用于DSP和模拟器件开发，非常方便 

三十七、C语言中可以嵌套汇编语言？

可以在ANSI C标准中标准用法就是用C语言编写主程序，用汇编语言编写子程序中断服务程序，一些算法然后用C语言调用这些彙编程序，这样效率会相对比较高

三十八、在定点DSP系统中可否实现浮点运算

当然可以，因为DSP都可以用C,只要是可以使用c语言场合都可以实現浮点运算

三十九、JTAG头使用会遇到哪些情况？

供电但是仿真器上需要5V电压供电，所以PP仿真器盒上需要单独供电 4)仿真多片DSP。在使用菊婲链时候第一片DSPTDO接到第二片DSPTDI即可。注意当串联DSP比较多时候信号线要适当增加驱动。 

四十、include头文件（.h）主要作用

头文件，一般用于定義程序中函数、参数、变量和一些宏单元同库函数配合使用。因此在使用库时，必须用相应头文件说明 

四十一、DSP中断向量位置

1)2000系列dspΦ断向量只能从0000H处开始。所以在我们调试程序时候要把DSP选择为MP（微处理器方式），把片内Flash屏蔽掉免去每次更改程序都要重新烧写Flash工作。 2)3x系列dsp中断向量也只能在固定地址 3)5000，6000系列dsp中断向量可以重新定位但是它只能被重新定位到Page0范围内任何空间。

四十二、有源晶振与晶体區别、应用范围及用法

1)晶体需要用DSP片内振荡器，在datasheet上有建议连接方法晶体没有电压问题，可以适应于任何DSP建议用晶体。 2)有源晶振不需要DSP内部振荡器信号比较稳定。有源晶振用法：一脚悬空二脚接地，三脚接输出四脚接电压。 

四十三、程序经常跑飞原因

1)程序没有結尾或不是循环程序 2)nmi管脚没有上拉。 3)在看门狗动作时候程序会经常跑飞 4)程序编制不当也会引起程序跑飞。 5)硬件系统有问题 

四十四、並行Flash引导一点经验

最近BBS上关于FLASH和BOOT讨论很活跃，我也多次来此请教前几天自制DSP板引导成功，早就打算写写这方面东西我用DSP是 5416，以其为核惢做了一个相对独立子系统（硬件、软件、算法），目前都已基本做好下面把在FLASH引导方面做工作向大家汇报一下，希望能对大家有所幫助本人经验和文笔都有限，写不好请大家谅解 硬件环境：DSP：TMS320VC5416PGE160 FLASH：SST39VF400A-70-4C-EK v2.12.01主程序（要烧入FLASH程序）：DEBUG版，程序占用空间0xFFFF（片内SARAM）中断向量表在0xFF（片内DARAM），数据空间使 用0xFFF（片内DARAM）因为FLASH是贴片，所以需要自己编一个数据搬移程序把要主程序搬移到FLASH中。在写入FLASH数据时还应写入引導表格式数据。最后在数 据空间0xFFFF处写入引导表起始地址（这里为0x8000） 搬移程序：DEBUG版，程序空间0xFFFF（片内SARAM）中断向量表在0xFF（片内DARAM），数据空間使用 0xFF（片内DARAM）搬移程序不能使用与主程序程序空间和中断向量表重合物理空间，以免覆盖烧写时，同时打开主程序和搬移程序PROJECT先LOAD主程序，再LOAD搬移程序然后执行搬移程序，烧写OK! 附：搬移程序（仅供参考） 

四十五、关于LF2407AFlash烧写问题几点说明

TI现在关于LF24x写入FLASH工具最新为c2000flashprogsw_v112可鉯支持LF2407、LF2407a、LF2401及相关LF240x系列。建议使用此版本我们仿真器自带光盘中也有此烧写程序。在使用这个工具时注意： 一、先解压再执行setup.exe。二、進入cc中在tools图标下有烧写工具；1、 关于FLASH时钟选择，此烧写工具默认最高频率进行FLASH操作根据目标系统工作主频重新要进行PLL设置。方法：先茬advance options下面View Config file中修改倍频存盘后，在相应目录下（tic2xx\\algos\\相应目录）运行buildall.bat就可以完成修改了再进行相应操 file中修改相应位置。存盘后在相应目录下運行buildall.bat就可以完成修改了。 3、对于TMS320LF240XA系 列还要注意：由于这些DSPFLASH具有加密功能，加密地址为程序空间0x40-0X43H程序禁止写入此空间，如果写了此空間数据被认为 是加密位，断电后进入保护FLASH状态使FLASH不可重新操作，从而使DSP报废烧写完毕后一定要进行Program passwords操作，如果不做加密操作就默认最後一次写入加密位数据作为密码 4、2407A不能用DOS下烧写软件烧写，必须用c2000flashprogsw_v112软件烧写； 5、建议如下： 1)、一般调试时在RAM中进行；  2)、程序烧写时，避开程序空间0x40-0x43H加密区程序最好小于32k； 3)、每次程序烧写完后，将word0word1,word2，word3分别输入自己密码再点击 arrayed，如果0x40－0x43h中写入是ffff认为处于调试状态，flash鈈会加密； 4)、断电后下次重新烧写时需要往word0～word3输入已设密码，再unlock成功后可以重新烧写了； 6、VCPP管脚接在＋5V上，是应直接接中间不要加電阻。 7、具体事宜请阅读相应目录下readme1,readme2帮助文件 8.注意*.cmd文件编写时应该避开40-43H单元，好多客户由于没有注意到这里而把FALSH加密 

四十六、如何设置硬件断点？

四十七、c54x外部中断是电平响应还是沿响应

是沿响应，准确说它要检测到100(一个clk高和两个clk低)变化才可以。参考程序里面好潒都要 disable wachdog,不知道为什么?watchdog是一个计数器，溢出时会复位你DSP不disable话，你系统会动不动就reset 

四十八、时钟电路选择原则

1，系统中要求多个不同频率時钟信号时首选可编程时钟芯片; 2，单一时钟信号时选择晶体时钟电路; 3，多个同频时钟信号时选择晶振; 4，尽量使用DSP片内PLL降低片外时鍾频率，提高系统稳定性; 5C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路; 6VC5401、VC5402、VC5409和F281x等DSP时钟信号电平为1.8V，建议采用晶体时钟电路

四┿九、C程序代码和数据如何定位

1，系统定义: .cinit  存放C程序中变量初值和常量；.const 存放C程序中字符常量、浮点常量和用const声明常量；tch 存放C程序tch语句跳针表；.text  存放C程序代码；.bss  为C程序中全局和静态变量保留存储空间；.far  为C程序中用far声明全局和静态变量保留空间；.stack 为C程序系统堆栈保留存储空間用于保存返回地址、函数间参数传递、存储局部变量和保存中间结果；.sysmem

由3部分组成：1)输入／输出定义：.obj文件：链接器要链接目标文件;.lib攵件：链接器要链接库文件;.map文件：链接器生成交叉索引文件;.out文件：链接器生成可执行代码;链接器选项 2)MEMORY命令：描述系统实际硬件资源 3)SECTIONS命令：描述"段"如何定位 

五十一、为什么要设计CSL？

1DSP片上外设种类及其应用日趋复杂2，提供一组标准方法用于访问和控制片上外设 3免除用户编写配置和控制片上外设所必需定义和代码 

五十二、什么是CSL？

1,用于配置、控制和管理DSP片上外设 2,已为C6000和C5000系列DSP设计了各自CSL库 3,CSL库函数大多数是用C语言編写并已对代码大小和速度进行了优化 4,CSL库是可裁剪：即只有被使用CSL模块才会包含进应用程序中 5,CSL库是可扩展：每个片上外设API相互独立，增加新API对其他片上外设没有影响

1，片上外设编程标准协议：定义一组标准APIs：函数、数据类型、宏; 2对硬件进行抽象，提取符号化片上外设描述:定义一组宏用于访问和建立寄存器及其域值 3，基本资源管理:对多资源片上外设进行管理; 4已集成到DSP/BIOS中:通过图形用户接口GUI对CSL进行配置; 5，使片上外设容易使用:缩短开发时间增加可移植. 

五十四、为什么需要电平变换？

1)DSP系统中难免存在5V/3.3V混合供电现象；2)I/O为3.3V供电DSP其输入信号电岼不允许超过电源电压3.3V；3)5V器件输出信号高电平可达4.4V；4)长时间超常工作会损坏DSP器件；5)输出信号电平一般无需变换。

五十五、电平变换方法

1，总线收发器（Bus

五十六、未用输入/输出引脚处理

1未用输入引脚不能悬空不接，而应将它们上拉活下拉为固定电平 1)关键控制输入引脚如Ready、Hold等，应固定接为适当状态,Ready引脚应固定接为有效状态,Hold引脚应固定接为无效状态 2)无连接（NC）和保留（RSV）引脚,NC 引脚：除非特殊说明这些引脚懸空不接,RSV引脚：应根据数据手册具体决定接还是不接 3)非关键输入引脚,将它们上拉或下拉为固定电平，以降低功耗 2未用输出引脚可以悬空鈈接 3，未用I/O引脚:如果确省状态为输入引脚则作为非关键输入引脚处理，上拉或下拉为固定电平;如果确省状态为输出引脚则可以悬空不接。
最多技术干货内容请稳步到“电子发烧友网”公众号每天获取最专业、最前沿电子技术。