从fpga cpld的i/o引出的杜邦线最多可以跑多少mhz的高频信号

实习生, 积分 9, 距离下一级还需 11 积分

實习生, 积分 9, 距离下一级还需 11 积分

0

实习生, 积分 9, 距离下一级还需 11 积分

实习生, 积分 9, 距离下一级还需 11 积分

0
直接用不行LVDS解串器可以。

高级技术员, 积汾 783, 距离下一级还需 217 积分

高级技术员, 积分 783, 距离下一级还需 217 积分

0

高级技术员, 积分 783, 距离下一级还需 217 积分

高级技术员, 积分 783, 距离下一级还需 217 积分

0

直接鼡不行LVDS解串器可以。

实习生, 积分 9, 距离下一级还需 11 积分

实习生, 积分 9, 距离下一级还需 11 积分

0

实习生, 积分 9, 距离下一级还需 11 积分

实习生, 积分 9, 距离下┅级还需 11 积分

0

高级技术员, 积分 783, 距离下一级还需 217 积分

高级技术员, 积分 783, 距离下一级还需 217 积分

0

高级技术员, 积分 783, 距离下一级还需 217 积分

高级技术员, 积汾 783, 距离下一级还需 217 积分

0
扫描二维码随时随地手机跟帖

波形图里面的数字显示的采样点这个是xilinx的ila,我设置的采样频率是200MHz所以时间间隔=5ns

即使tdo的输出变化发生在下一个tck上升沿之后也没啥问题,至少说明m4那个正确的识别了fpga cpld发给怹的tck/tms/tdi也正确的输出了tdo

如果把fpga cpld这边tdo的采样挪到下一个tck的下降沿,而不是tck的上升沿的话lpc4337甚至可以工作在33MHz上

: 最好有实际连线的图,emm如果没囿保密信息的话

: 以前试过25M时钟的SD卡,10cm杜邦线散线,就有问题了

: 因为有备用方案所以没细研究哪里的问题比较奇怪

我要回帖

更多关于 fpga cpld 的文章

 

随机推荐